[發明專利]Cu膜的成膜方法及存儲介質

無效

• 申請號: 201080011548.6
• 申請日: 2010-02-04
• 公開（公告）號: CN102348831A
• 公開（公告）日: 2012-02-08
• 發明（設計）人: 小島康彥;檜皮賢治
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: C23C16/18
• 分類號: C23C16/18;H01L21/285
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇;李茂家

技術領域

本發明涉及利用CVD在半導體基板等基板上成膜Cu膜的Cu膜的成膜方法及存儲介質。

背景技術

近期，與半導體設備的高速化、導線圖案的微細化等相對應，導電性高于Al且電遷移耐性等也良好的Cu作為配線、鍍Cu的晶種層、接觸插塞(contact?plug)的材料備受關注。

作為該Cu的成膜方法，多使用以濺射為代表的物理蒸鍍(PVD)法，但隨著半導體設備的微細化，階躍式覆蓋率較差的缺點變得明顯。

因而，作為Cu膜的成膜方法，開始使用化學氣相沉積(CVD)法，所述化學氣相沉積(CVD)法通過含Cu的原料氣體的熱分解反應、該原料氣體的利用還原性氣體的還原反應而在基板上成膜Cu。利用這種CVD法成膜的Cu膜(CVD-Cu膜)由于階躍式覆蓋率(step?coverage)高、在細長且深的圖案內的成膜性優異，因而與微細圖案的追隨性好，適于形成配線、鍍Cu的晶種層、接觸插塞。

對于利用CVD法的Cu膜而言，發表了作為成膜原料(precursor)使用1價的脒基銅、作為還原劑使用H₂、NH₃的學術論文(例如J.Electrochem.Soc.153(11)C787(2006))。

但是，在使用了這種脒基銅和H₂或NH₃的CVD中，實際上在濃度非常低的水分環境下難以引起反應，成膜需要300℃以上的高溫，另外，成膜速率也低。因而，在成膜中會發生Cu膜表面遷移的減少、Cu凝集沉積為島狀，其結果，難以獲得平滑的Cu膜。另外，由于成膜速率低，因而作為半導體工藝是不現實的。

發明內容

本發明的目的在于提供使用1價脒基銅作為成膜原料、可以在低溫下且以實用的成膜速率成膜表面性狀良好的CVD-Cu膜的Cu膜的成膜方法。

本發明的其他目的在于還提供存儲有用于執行這種成膜方法的程序的存儲介質。

本發明人等為了達成上述目的進行了研究，結果發現，使用1價脒基銅作為成膜原料時，通過使用羧酸作為還原劑，能夠在低溫下且以可適用于半導體工藝的成膜速度對Cu膜進行成膜，表面性狀也變得良好，從而完成了本發明。

即，本發明提供Cu膜的成膜方法，其包含以下工序：在處理容器內收納基板的工序；以氣相狀態將含有1價脒基銅的成膜原料和含有羧酸的還原劑導入到所述處理容器內的工序；使所述成膜原料與所述還原劑在基板上反應、在基板上沉積Cu膜的工序。

另外，本發明提供使計算機控制所述成膜裝置的存儲介質，所述存儲介質為在計算機上運行、存儲有用于控制成膜裝置的程序的存儲介質，所述程序在執行時，進行包含以下工序的Cu膜的成膜方法：在處理容器內收納基板的工序；以氣相狀態將含有1價脒基銅的成膜原料和含有羧酸的還原劑導入到所述處理容器內的工序；使所述成膜原料與所述還原劑在基板上反應、在基板上沉積Cu膜的工序。

附圖說明

圖1表示實施本發明的Cu膜的成膜方法的成膜裝置的結構之一例的大致截面。

圖2為表示成膜順序(seq?uence)之一例的時序圖。

圖3為表示成膜順序的其他例子的時序圖。

圖4為表示使用[Cu(sBu-Me-amd)]₂和甲酸在135℃和150℃下對CVD-Cu膜進行成膜時的成膜時間與膜厚的關系的圖。

圖5為表示使用[Cu(sBu-Me-amd)]₂和甲酸進行了成膜的CVD-Cu膜的截面的掃描型顯微鏡(SEM)照片。

具體實施方式

以下參照附圖對本發明的實施方式進行說明。

<用于實施本發明的成膜方法的成膜裝置的結構>

圖1為表示實施本發明的成膜方法的成膜裝置的結構之一例的大致截面。

該成膜裝置100具有作為處理容器的氣密地構成的近似圓筒狀的腔室1，在其中，用于水平地支撐作為被處理基板的半導體晶圓W的基座2以被設置于其中央下部的圓筒狀支撐部件3支撐的狀態進行配置。該基座2由AlN等的陶瓷構成。另外，在基座2中埋有加熱器5，在該加熱器5上連接有加熱器電源6。另一方面，在基座2的上面附近設有熱電偶7，熱電偶7的信號被傳送至加熱器控制器8。而且，加熱器控制器8根據熱電偶7的信號向加熱器電源6發送指令，控制加熱器5的加熱，以將晶圓W控制為規定溫度。