[發明專利]Cu膜的成膜方法和存儲介質

無效

• 申請號: 201080008289.1
• 申請日: 2010-01-28
• 公開（公告）號: CN102341525A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 小島康彥;檜皮賢治
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: C23C16/18
• 分類號: C23C16/18;H01L21/28;H01L21/285;H01L21/3205;H01L23/52
• 代理公司: 北京尚誠知識產權代理有限公司 11322
• 代理人: 龍淳

技術領域

本發明涉及通過CVD在半導體基板等的基板形成Cu膜的Cu膜的成膜方法和存儲介質。

背景技術

近年來，隨著半導體設備的高速化、配線圖案的微細化，高于Al導電性且電子遷移耐性等也良好的Cu作為配線、鍍Cu的晶種層、接觸插頭的材料備受矚目。

作為該Cu的成膜方法，大多使用以濺射法為代表的物理蒸鍍(PVD)法，但伴隨半導體設備的微細化，階躍式覆蓋率(Step?coverage)差這一缺點不斷變得明顯。

因此，作為Cu膜的成膜方法，一直使用著通過含Cu原料氣體的熱分解反應和該原料氣體利用還原性氣體的還原反應在基板上形成Cu膜的化學氣相沉積生長(CVD)法。通過這樣的CVD法形成的Cu膜(CVD-Cu膜)由于階躍式覆蓋率(高差被覆性)高、在細長且深的圖案內的成膜性優異，因此對微小的圖案的追蹤性高，適于形成配線、鍍Cu的晶種層、接觸插頭。

在通過CVD法形成Cu膜時，已知有對成膜原料(前體)使用六氟乙酰丙酮-三甲基乙烯基硅烷銅(Cu(hfac)TMVS)等Cu配位化合物，將其熱分解的技術(例如日本特開2000-282242號公報)。

另一方面，作為Cu的附著層或阻擋金屬(barrier?metal)，已知有使用利用CVD法的Ru膜(CVD-Ru膜)的技術(日本特開平10-229084號公報)。CVD-Ru膜由于階躍式覆蓋率高，與Cu膜的附著性也高，因此適用于Cu的附著層或阻擋金屬。

然而，在通過CVD形成Cu膜時，由于在成膜時需要供熱，促進Cu膜表面的Cu的遷移，發生凝集反應，難以得到平滑的Cu膜。目前使用的作為成膜原料的Cu(hfac)TMVS，雖然在低溫的熱分解特性好，能夠以比較低的溫度成膜，但尚不能稱為充分。在使用Cu(hfac)TMVS時，由于通過經由歧化反應的熱分解反應得到Cu，因此原理上難以進一步低溫化。

另外，作為成膜原料使用上述的Cu(hfac)TMVS這樣的1價β二酮配位化合物時，成膜中產生蒸汽壓低的Cu(hfac)₂這樣的副產物，該副產物吸附在成膜表面。因此，由于發生Cu原料的吸附抑制，Cu的初期核密度降低，因此該現象也造成Cu膜的平滑性惡化。

因此，CVD-Cu膜難以在要求高平滑性的用途和需要極薄的Cu膜的用途中使用。

發明內容

本發明的目的在于提供能夠形成平滑且高品質的CVD-Cu膜的Cu膜的成膜方法。

本發明的另一個目的在于提供存儲有用于執行這樣的成膜方法的程序的存儲介質。

本發明的發明人為了得到平滑性高的Cu膜進行了研究，結果發現，作為成膜原料使用Cu配位化合物的1價β二酮配位化合物時，通過添加指定的還原劑，能夠降低Cu生成反應的活化能，在更低的溫度進行成膜，并且也消除了由Cu的吸附抑制造成的Cu的初期核密度的降低，從而完成了本發明。

即，根據本發明，提供一種Cu膜的成膜方法，包括在處理容器內收納基板的工序；在上述處理容器內以氣體狀態導入1價Cuβ二酮配位化合物和還原該1價Cuβ二酮配位化合物的還原劑的工序；和在基板上通過上述還原劑還原上述1價Cuβ二酮配位化合物，通過CVD法在基板上沉積Cu，形成Cu膜的工序。

另外，根據本發明，提供一種存儲介質，存儲在計算機上運行、用于控制成膜裝置的程序，上述程序在執行時，在計算機中控制上述成膜裝置，使其執行Cu膜的成膜方法，上述成膜方法包括：在處理容器內收納基板的工序；在上述處理容器內以氣體狀態導入1價Cuβ二酮配位化合物和還原該1價Cuβ二酮配位化合物的還原劑的工序；和在基板上通過上述還原劑還原上述1價Cuβ二酮配位化合物，通過CVD法在基板上沉積Cu，形成Cu膜的工序。

附圖說明

圖1是表示實施本發明的一個實施方式相關的Cu膜的成膜方法的成膜裝置的結構的一個例子的簡要截面。

圖2是表示適用了本發明的一個實施方式相關的Cu膜的成膜方法的基板的半導體晶片的結構的一個例子的截面圖。

圖3是表示成膜次序的一個例子的時間圖。

圖4是表示成膜次序的另一個例子的時間圖。

圖5是表示成膜次序的又一個例子的時間圖。

圖6是表示對圖2的結構的半導體晶片形成CVD-Cu膜作為配線材料的狀態的截面圖。

圖7是表示對于圖2的結構的半導體晶片作為鍍Cu的晶種膜形成CVD-Cu膜的狀態的截面圖。

圖8是表示對于圖6結構的半導體晶片進行了CMP的狀態的截面圖。