[發明專利]使用雙技術晶體管的低泄漏高性能靜態隨機存取存儲器單元

無效

• 申請號: 201080004268.2
• 申請日: 2010-01-21
• 公開（公告）號: CN102272843A
• 公開（公告）日: 2011-12-07
• 發明（設計）人: 馬尼什·加爾吉;柴家明;邁克爾·泰坦·潘
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C8/08
• 分類號: G11C8/08;G11C11/408;G11C11/419
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

1.一種存儲器單元，其包含：

存儲元件；

寫入電路，其耦合到所述存儲元件；以及

讀取電路，其耦合到所述存儲元件；

其中所述存儲元件的至少一部分及所述寫入電路的至少一部分是使用較厚功能性柵極氧化物制造的，且所述讀取電路的至少一部分是使用較薄功能性柵極氧化物制造的。

2.根據權利要求1所述的存儲器單元，其中所述寫入電路包含寫入字線且其中所述寫入字線適于耦合到第一電位，且所述寫入電路的剩余部分、所述讀取電路及所述存儲元件適于耦合到不同于所述第一電位的第二電位。

3.根據權利要求2所述的存儲器單元，其中所述第一電位適于變化。

4.根據權利要求2所述的存儲器單元，其中所述第二電位適于變化。

5.根據權利要求1所述的存儲器單元，其中所述較厚功能性柵極氧化物提供比所述較薄功能性柵極氧化物低的泄漏。

6.根據權利要求1所述的存儲器單元，其中所述較薄功能性柵極氧化物提供比所述較厚功能性柵極氧化物高的性能。

7.根據權利要求1所述的寫入電路，其進一步包含適于在未在執行寫入操作時浮動的寫入位線。

8.根據權利要求1所述的存儲器單元，其中所述讀取電路包含讀取位線。

9.根據權利要求8所述的存儲器單元，其中所述讀取位線適于在未在執行讀取操作時浮動。

10.根據權利要求1所述的存儲器單元，其中所述讀取電路進一步包含腳注裝置。

11.根據權利要求10所述的存儲器單元，其中所述腳注裝置耦合于接地電位與所述讀取電路的剩余部分之間。

12.根據權利要求1所述的存儲器單元，其中源極偏壓被施加于所述讀取電路的至少一部分。

13.根據權利要求1所述的存儲器單元，其進一步包含耦合到所述存儲元件的多個寫入電路。

14.根據權利要求1所述的存儲器單元，其進一步包含耦合到所述存儲元件的多個讀取電路。

15.根據權利要求1所述的存儲器單元，其中所述存儲器單元安置于由以下各者組成的群組中的一者中：微處理器、數字信號處理器及存儲器陣列。

16.一種存儲器單元，其包含：

存儲元件，其包含第一NFET及第二NFET以及第一PFET及第二PFET，其中每一NFET的源極端子耦合到接地電位且每一PFET的源極端子耦合到第一電位，其中所述第一NFET的柵極端子耦合到所述第一PFET的柵極端子，其中所述第二NFET的柵極端子耦合到所述第二PFET的柵極端子，其中所述第一NFET的漏極端子耦合到所述第一PFET的漏極端子，其中所述第二NFET的漏極端子耦合到所述第二PFET的漏極端子，且其中所述第一NFET及第一PFET的所述柵極端子耦合到所述第二NFET及第二PFET的所述漏極端子，且所述第二NFET及第二PFET的所述柵極端子耦合到所述第一NFET及所述第一PFET的所述漏極端子；

寫入電路，其包含第三NFET及第四NFET，其中所述第三NFET及第四NFET的柵極端子耦合在一起且適于耦合到寫入字線，其中所述第三NFET及第四NFET的源極端子各自適于耦合到一對互補位線中的一者，其中所述第三NFET的漏極端子耦合到所述第一NFET及第一PFET的所述柵極端子，且其中所述第四NFET的漏極端子耦合到所述第二NFET及第二PFET的所述柵極端子；以及

讀取電路，其包含第五NFET及第六NFET，其中所述第五NFET的源極端子耦合到所述接地電位，其中所述第五NFET的柵極端子耦合到所述第一NFET及第一PFET的所述漏極端子，其中所述第五NFET的漏極端子耦合到所述第六NFET的源極端子，其中所述第六NFET的柵極端子適于耦合到讀取字線，且其中所述第六NFET的漏極端子適于耦合到讀取位線。