[實用新型]一種可配置閾值電壓平衡電路

無效

• 申請?zhí)枺?/td>: 201020699088.8
• 申請日: 2010-12-31
• 公開（公告）號: CN202043038U
• 公開（公告）日: 2011-11-16
• 發(fā)明（設計）人: 柏娜;吳維奇;呂百濤;余群齡;龔展立
• 申請（專利權）人: 東南大學
• 主分類號: H02M3/157
• 分類號: H02M3/157
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 湯志武

1.一種可配置閾值電壓平衡電路，其特征是為數(shù)字電路單元提供體偏置，調節(jié)輸出端所連接的數(shù)字電路單元的體偏置，所述閾值電壓平衡電路由閾值不平衡探測器、三態(tài)緩沖器和選擇電路三個部分構成，閾值不平衡探測器設有一個PMOS管P1和一個NMOS管N1；三態(tài)緩沖器設有兩個PMOS管P2、P3，兩個NMOS管N2、N3及一個邏輯開關S0；選擇電路設有一個NMOS管N4和一個PMOS管P4，兩個邏輯開關S1、S2，具體的電路連接為：

閾值不平衡探測器的PMOS管P1的體端與選擇電路的PMOS管P4的漏極連接，NMOS管N1的體端與選擇電路的NMOS管N4的漏極連接，PMOS管P1的柵極和源級與電源電壓Vdd相連，NMOS管N1的柵極與源級與地gnd相連，NMOS管N1與PMOS管P1的漏極連接在一起輸出信號Vout；

閾值不平衡探測器的輸出信號Vout與三態(tài)緩沖器的PMOS管P2及NMOS管N2的柵極相連，PMOS管P2與NMOS管N2的漏極連接在一起，并與PMOS管P3及NMOS管N3的柵極相連，PMOS管P3和NMOS管N3的漏極連接在一起后輸出信號Vbody，PMOS管P2、P3的源級連接在一起后與邏輯開關S0的一端相連，邏輯開關S0的另一端與電源電壓Vdd相連，NMOS管N2、N3的源級與地gnd相連，PMOS管P2的體端與選擇電路的PMOS管P4的漏極連接，NMOS管N2的體端與選擇電路的NMOS管N4的漏極連接，PMOS管P3、N3的體端分別與電源電壓Vdd、地gnd相連；

三態(tài)緩沖器的輸出信號Vbody分別與選擇電路的邏輯開關S1、S2的一端相連，邏輯開關S1的另一端與PMOS管P4的漏極相連，邏輯開關S2的另一端與NMOS管N4的漏極相連，PMOS管P4的源級和體端連接到電源電壓Vdd，漏極與被調節(jié)數(shù)字電路單元中的PMOS管體偏置連接，柵極由外部提供的模式選擇信號Ctrl控制，NMOS管N4的源級和體端連接到地gnd，漏極與被調節(jié)數(shù)字電路單元的NMOS管體偏置連接，柵極由外部提供的模式選擇信號?控制。?