[實用新型]一種新型ESD保護電路

無效

• 申請號: 201020693844.6
• 申請日: 2010-12-31
• 公開（公告）號: CN201887449U
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 趙明付;彭鳳雄
• 申請（專利權）人: 惠州市正源微電子有限公司
• 主分類號: H02H9/00
• 分類號: H02H9/00
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 任海燕

技術領域

本實用新型涉及一種集成電路中應用的ESD保護電路。

背景技術

集成電路工藝發展到深亞微米階段，器件的物理尺寸日益減小，靜電放電（ESD）對集成電路的危害變得越來越顯著。據統計，有40%左右的集成電路失效是由于靜電放電引起的。ESD作為集成電路可靠性分析中的一個主要失效機理，其引起的危害已經成為當前集成電路發展的致命威脅。所以，ESD防護設計及失效分析成為集成電路可靠性研究的重要課題之一。ESD防護電路就是要避免工作電路成為ESD放電通路從而使工作電路失效，保證在任意兩芯片引腳之間產生的ESD都有合適的低阻旁路將大的ESD電流引入電源線或者地線，并且還要能箝位工作電路的電壓，防止工作電路由于電壓過載而受損。在電路正常工作時，ESD防護電路不工作，這使得ESD防護電路不僅需要有很好的工作穩定性，還要求在ESD發生時它能夠快速響應，在保護電路的同時，防護電路自身不被損壞。

在目前的工藝條件下，現有的ESD防護電路雖然很多，但是傳統的ESD防護大都是基于二極管串聯的電路，如圖1所示，它由兩串二極管組成：一串正向連接（T1a～Tna），另一串反向連接（T1b～Tnb）,這種ESD防護電路能夠有效釋放ESD大電流，在正向ESD產生時，ESD電壓會導通正向連接的二極管串（T1a～Tna），讓ESD大電流流向到地；在反向ESD產生時，ESD大電流會通過反向連接的二極管串導通到地。另外，這種ESD防護電路能夠鉗位電壓擺幅（串聯的二極管個數決定了需要鉗位的電壓，對于3.5-5V工作的電路，通常情況下需要6-8個二極管），一定程度上防止了工作電路由于電壓過載而受損。該電路中的二極管可以等效成一個電阻R1和一個電容C1的并聯電路，如圖2所示，這種防護電路起到了一定的保護作用，但它具有如下局限性。由于二極管級聯，等效的寄生電阻會顯著增大，當ESD發生時，ESD大電流會流過等效的寄生電阻，這樣會產生一個比較大的壓降，而這個壓降很可能會大于管子的擊穿電壓，增加了管子的損壞危險性，雖然可以通過增加二極管的尺寸來降低它的寄生電阻，可是這樣會一定程度上增加了芯片面積和成本，而且由于管子尺寸的增加，寄生電容又會增大，這又會對射頻主電路的性能帶來很大的影響。

綜上所述可知，ESD（Electrostatic?Discharge）對集成電路的危害影響是很大的，而目前的工藝，無論是InGaP/GaAs?HBTs，GaAs?–pHEMT還是CMOS等工藝對ESD都是比較敏感的，它們所能承受的ESD電壓都相對很小，與產品級的ESD防護要求（大于2000V）相差甚遠，所以在集成電路設計中，ESD防護電路設計至關重要。而目前傳統的ESD防護電路雖然一定程度上可以起到靜電防護作用，但是有它的使用局限性：不太適用于射頻微波電路，并且有在ESD沒有損壞主電路之前防護電路就已損壞主電路中放大管的危險。因此，很有必要提出一種新穎的ESD防護電路設計，它能很好的實現ESD防護且不會對主電路造成性能影響。

尤其對于pHEMT器件，其本身的ESD性能很差，芯片焊盤處需要增加ESD保護電路。對于用增強型pHEMT工藝的芯片，其ESD保護電路可以采用類似于MOS晶體管的保護電路，而對于只有耗盡型工藝的pHEMT芯片則不能采用這種結構，因為耗盡型pHEMT在柵源電壓為零時仍然可以導通，目前耗盡型pHEMT芯片的ESD保護電路都是外接的，即在焊盤處外接一個ESD保護電路，這種結構有兩個缺點：第一，當芯片具有多個焊盤時，就需要多個ESD保護電路，外圍電路將會變得非常復雜，大大增加芯片的封裝面積和成本；第二，當ESD保護電路外接時，焊盤與ESD保護電路之間走線變長，射頻寄生效應嚴重，這樣會嚴重影響到射頻芯片的性能，并且當將pHEMT工藝用于天線開關電路或功率放大器時，需要ESD保護電路能夠承受較大的功率，而普通的ESD保護電路能夠承受的功率很有限，如果選用能夠承受大功率的ESD保護電路則會大大增加成本，不利用產品競爭力。

發明內容

本實用新型需解決的問題是提供一種性能優良、成本較低的新型ESD保護電路。