[實用新型]一種DSP智能芯片復位電路

有效

• 申請號: 201020685594.1
• 申請日: 2010-12-28
• 公開（公告）號: CN201984421U
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 曾奕彰;李婷婷;林建全;侯澤治
• 申請（專利權）人: 廈門科華恒盛股份有限公司;漳州科華技術有限責任公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 廈門市首創君合專利事務所有限公司 35204
• 代理人: 連耀忠

技術領域

本實用新型涉及一種復位電路，特別是涉及一種DSP智能芯片復位電路。

背景技術

隨著計算機和信息技術的飛速發展，數字信號處理技術應運而生并得到迅速的發展。DSP是一種獨特的微處理器，是以數字信號來處理大量信息的器件。目前DSP和DSP智能芯片的應用非常普及，從民用設備到工業、通訊等等各行各業均廣泛的應用智能芯片進行自動化控制，特別是電力電子行業采用智能芯片也逐步成為必然的升級過程，

但是，由于電力電子行業設備應用的場景更加惡劣，設備外界的ESD、電壓浪涌等等普遍存在，對智能芯片的工作產生不利的影響。所以，智能芯片的穩定性工作在受干擾后如何能夠恢復正常工作成為智能芯片應用必須解決的一大課題。

實用新型內容

本實用新型的目的在于克服現有技術之不足，提供一種DSP智能芯片復位電路，使得DSP受到外部干擾發生死機時能自動復位，同時能夠在DSP上電啟動時，復位信號無效，保證DSP的正常啟動。

本實用新型解決其技術問題所采用的技術方案是：一種DSP智能芯片復位電路，它包括連接于DSP智能芯片的脈沖整形電路和多諧振蕩電路，DSP智能芯片的初始化信號的輸出接至脈沖整形電路的輸入，脈沖整形電路的輸出接至多諧振蕩電路的輸入，多諧振蕩電路的輸出接至DSP智能芯片的復位腳；

該脈沖整形電路由電容C5、電解電容C6，電阻R3、電阻R4、電阻R5、二極管D1和三極管Q1構成；DSP智能芯片的初始化信號的輸出接至電容C5的一端，電容C5的另一端接電阻R4的一端，電阻R4的另一端分別接至三極管Q1的基極和電阻R5的一端，電阻R5的另一端接至三極管Q1的發射極，三極管Q1?的發射極接地，電解電容C6的正極接至三極管Q1的集電極，電解電容C6的負極接至三極管Q1的發射極，電阻R3的一端接直流5V電源，電阻R3的另一端接至三極管Q1的集電極，二極管D1的負極分別接至電解電容C6的正極和三極管Q1的集電極，二極管的正極接至多諧振蕩電路的輸入。

所述多諧振蕩電路由芯片IC1、電阻R1、電阻R2、電容C1、電容C2、電容C3、電容C4和排線J1構成；所述的脈沖整形電路的二極管D1的正極接至芯片IC1的第二管腳，芯片IC1的第二管腳和第六管腳相連接并接至排線J1的第二管腳，排線J1的第一管腳接地，電容C3的一端接至芯片IC1的第二管腳，電容C3的另一端接地，芯片IC1的第一管腳接地，5V直流電源接至芯片IC1的第四管腳和第八管腳并且IC1的第四管腳和第八管腳相連接，電容C4的一端接至IC1芯片的第四管腳，電容C4的另一端接地，電阻R1的一端接至IC1芯片的第四管腳，電容R1的另一端分別接至IC1芯片的第七管腳和電阻R2的一端，電阻R2的另一端接至IC1芯片的第二管腳，電容C1的一端接至IC1芯片的第五管腳，電容C1的另一端接地，電容C2的一端接至IC1芯片的第三管腳，電容C2的另一端接地。

所述的芯片IC1采用555定時器。

本實用新型的有益效果是，采用硬件方式使得DSP在收到靜電、浪涌等影響時可自動復位，無需DSP再定期運行看門狗程序，節約DSP資源，提供DSP的運行速度，同時本電路的組成器件為普通的阻容器件、三極管和555定時器，結構簡單，成本低廉，同時根據不同程序的上電啟動時間，調節阻容器件參數，可使得DSP的上電啟動不受復位電路的影響而正常啟動。

以下結合附圖及實施例對本實用新型作進一步詳細說明；但本實用新型的一種DSP智能芯片復位電路不局限于實施例。

附圖說明

圖1是本實用新型的電路原理圖；

圖2是本實用新型電路工作的各點波形。

具體實施方式

實施例，參見圖1所示，本實用新型的一種DSP智能芯片復位電路，它包括連接于DSP智能芯片的脈沖整形電路1和多諧振蕩電路2，DSP智能芯片的初始化信號的輸出接至脈沖整形電路1的輸入，脈沖整形電路1的輸出接至多諧振蕩電路2的輸入，多諧振蕩電路2的輸出接至DSP智能芯片的復位腳；