[實用新型]一種DSP智能芯片復位電路

有效

• 申請號: 201020685594.1
• 申請日: 2010-12-28
• 公開（公告）號: CN201984421U
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 曾奕彰;李婷婷;林建全;侯澤治
• 申請（專利權）人: 廈門科華恒盛股份有限公司;漳州科華技術有限責任公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 廈門市首創君合專利事務所有限公司 35204
• 代理人: 連耀忠

1.一種DSP智能芯片復位電路，其特征在于：它包括連接于DSP智能芯片的脈沖整形電路和多諧振蕩電路，DSP智能芯片的初始化信號的輸出接至脈沖整形電路的輸入，脈沖整形電路的輸出接至多諧振蕩電路的輸入，多諧振蕩電路的輸出接至DSP智能芯片的復位腳；

該脈沖整形電路由電容C5、電解電容C6，電阻R3、電阻R4、電阻R5、二極管D1和三極管Q1構成；DSP智能芯片的初始化信號的輸出接至電容C5的一端，電容C5的另一端接電阻R4的一端，電阻R4的另一端分別接至三極管Q1的基極和電阻R5的一端，電阻R5的另一端接至三極管Q1的發射極，三極管Q1的發射極接地，電解電容C6的正極接至三極管Q1的集電極，電解電容C6的負極接至三極管Q1的發射極，電阻R3的一端接直流5V電源，電阻R3的另一端接至三極管Q1的集電極，二極管D1的負極分別接至電解電容C6的正極和三極管Q1的集電極，二極管的正極接至多諧振蕩電路的輸入。

2.根據權利要求1所述的DSP智能芯片復位電路，其特征在于：所述多諧振蕩電路由芯片IC1、電阻R1、電阻R2、電容C1、電容C2、電容C3、電容C4和排線J1構成；所述的脈沖整形電路的二極管D1的正極接至芯片IC1的第二管腳，芯片IC1的第二管腳和第六管腳相連接并接至排線J1的第二管腳，排線J1的第一管腳接地，電容C3的一端接至芯片IC1的第二管腳，電容C3的另一端接地，芯片IC1的第一管腳接地，5V直流電源接至芯片IC1的第四管腳和第八管腳并且IC1的第四管腳和第八管腳相連接，電容C4的一端接至IC1芯片的第四管腳，電容C4的另一端接地，電阻R1的一端接至IC1芯片的第四管腳，電容R1的另一端分別接至IC1芯片的第七管腳和電阻R2的一端，電阻R2的另一端接至IC1芯片的第二管腳，電容C1的一端接至IC1芯片的第五管腳，電容C1的另一端接地，電容C2的一端接至IC1芯片的第三管腳，電容C2的另一端接地。

3.根據權利要求1所述的DSP智能芯片復位電路，其特征在于：所述的芯片IC1采用555定時器。