[實用新型]以PCB為封裝基板的閃存集成電路

有效

• 申請號: 201020626823.2
• 申請日: 2010-11-26
• 公開（公告）號: CN201918384U
• 公開（公告）日: 2011-08-03
• 發明（設計）人: 王樹鋒;劉紀文
• 申請（專利權）人: 深圳市晶凱電子技術有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H05K1/18
• 代理公司: 深圳市睿智專利事務所 44209
• 代理人: 陳鴻蔭

技術領域????本實用新型涉及半導體器件，尤其涉及以PCB作為封裝基板的閃存flash集成電路。

背景技術????現有技術的閃存（Flash）封裝集成電路，一般采用TSOP（Thin?Small?Outline?Package，薄型小尺寸封裝）或BGA（Ball?Grid?Array，球形引腳格柵陣列）封裝結構，所述兩種封裝結構均須先制銅制裁的導線框架，閃存晶片置于該導線框架中部的銅制基板上,用金屬導線將該晶片的電聯接點與所述導線框架上引腳一一對應焊接,?再用封裝材料、如環氧樹脂組合封裝料模制密封,之后還須對該封裝的集成電路引腳進行電鍍處理。

這種封裝結構的主要缺陷是：

1.所述導線框架的制作需要專用設備，且制作周期長，成本高，特別是在所述集成電路新產品試制階段或是中小批量生產時，這種長周期、高成本的問題尤為突出。

2.集成電路封裝成形后，還須對其引腳進行電鍍處理，需要專用設備，投資大，且不利于環保。

實用新型內容??本實用新型要解決的技術問題在于避免上述現有技術的不足之處而設計生產一種采用PCB為基板閃存集成電路，解決現有技術中制作周期長、成本高和不環保等問題。

本實用新型為解決上述技術問題而提出的技術方案是，設計、制造一種以PCB為封裝基板的閃存集成電路，包括基板和置于其上的閃存晶片；所述基板單層雙面PCB板，其上表面有與閃存晶片的電連接點一一對應的焊盤；所述焊盤與位于基板下表面的各引腳一一對應地電連接。

所述閃存晶片置于該基板的上表面，以金屬導線將其電連接點與所述各焊盤一一對應地焊接，再用封裝材料將基板上表面封裝成形。

所述各引腳是類似TSOP結構的扁平引腳，位于所述下表面的外沿邊處。

所述引腳是類似BAG封裝的球形引腳，且格柵陣列分布在下表面中部。

所述各引腳包括類似TSOP結構的扁平引腳和類似BAG封裝的球形引腳；所述扁平引腳位于所述下表面的外沿邊處，所述球形引腳格柵陣列分布在下表面中部；所述扁平引腳和球形引腳一一對應地電連接。

所述基板的側邊有裸露的引線，該引線分別與所述焊盤和位于下面表的引腳一一對應地電連接。

所述引腳是凹嵌在所述下表面的外沿邊內，與下表面高度差h不超過0.02mm。

所述引腳均有電鍍層。所述PCB是用BT樹脂（Bismaleimide-triazine?resin，雙馬來酰亞胺-三嗪樹脂）制成。

同現有技術相比，本實用新型的有益效果是：用BT基材的單層雙面PCB板為基板代替銅制的導線框架，所制作的閃存集成電路在模塑后無需對其引腳做電鍍處理，的降低了制作成本且縮短制作周期，并更利于環保。所述集成電路既有原TSOP封裝結構扁平引腳，又有與BGA封裝結構相同的球形引腳，方便使用者選擇使用；該結構在新產品試制階段或中小批量生產中更具有制作周期短、經濟、實用的突出優勢。

附圖說明????圖1?是本實用新型以PCB為封裝基板的閃存集成電路優選實施例的主視剖視結構示意圖；

圖2是所述優選實施例的左視示意圖；

圖3?是所述優選實施例集成電路被封裝前的俯視示意圖；

????????????圖4?是圖1的仰視示意圖；

圖5?是圖2?A部的放大示意圖。

具體實施方式????下面，結合附圖所示之優選實施例進一步闡述本實用新型。

參見圖1至5，本實用新型之優選實施例一是，設計、制造一種以PCB為封裝基板的閃存集成電路，包括基板2和位于其上的閃存晶片1。所述基板2是單層雙面PCB板，其上表層有與閃存晶片1的電連接點11一一對應的焊盤211；所述焊盤211與位于基板2下表面22的各引腳221一一對應地電連接。

所述閃存晶片1置于該基板2的上表面21，以金屬導線4將其電連接點11與所述各焊盤211一一對應地焊接，再用封裝材料3將基板1上表面21封裝成形。封裝材料3一般為環氧樹脂模制化合物。

參見圖4，本實例中，所述各引腳221包括類似TSOP結構的扁平引腳2211和類似BAG封裝的球形引腳2212；所述扁平引腳2211位于所述下表面22的外沿邊處，所述球形引腳2212則格柵陣列分布在下表面22中部；所述扁平引腳2211和球形引腳2212一一對應地電連接。

所述引腳2211是凹嵌在所述下表面22的外沿邊內，與下表面22高度差h不超過0.02mm。