[實用新型]一種存儲器接口

無效

• 申請號: 201020515413.0
• 申請日: 2010-09-01
• 公開（公告）號: CN201812284U
• 公開（公告）日: 2011-04-27
• 發明（設計）人: 梁堅;沈斌;江正標;黃宇釗
• 申請（專利權）人: 杭州國芯科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及嵌入式集成電路設計領域，特別是一種存儲器接口。

背景技術

在嵌入式系統中，存儲器的類型決定整個嵌入式系統的操作和性能，因此存儲器的選擇顯的尤為重要。嵌入式系統的存儲器一般分為內部存儲器和外部存儲器，外部存儲器多數情況下為非易失存儲器。非易失存儲器，通常有兩種類型，一種是并行非易失存儲器，另一種是串行非易失存儲器。使用并行非易失存儲器，系統中的程序可以直接在并行非易失存儲器中運行，大大節省隨機存儲器(RAM)空間，但其缺點是芯片引腳很多，印刷電路板布線復雜，面積大，導致成本高。而選擇串行非易失存儲器，可以減少芯片的引腳，而且印刷電路板布線簡單，面積小，但串行非易失存儲器的讀寫，需要軟件參與讀命令發送等復雜操作，程序不可以直接在串行非易失存儲器中執行，故使用串行非易失存儲器的嵌入式系統，需要把串行非易失存儲器中的程序搬運到隨機存儲器(RAM)中后再運行。這樣必然需要耗費更多隨機存儲器(RAM)空間，使成本上升。

發明內容

針對上述技術缺陷，本實用新型旨在提供一種存儲器接口，使嵌入式系統中的程序可以直接在串行非易失存儲器中執行，而無需被搬運到隨機存儲器(RAM)中執行，以減少芯片引腳，簡化印刷電路板布線，減小面積，同時又不增加隨機存儲器(RAM)空間。

一種存儲器接口，包括串行非易失存儲器讀模塊、串行總線選擇器和串行非易失存儲器控制器。

串行非易失存儲器讀模塊通過第一片上系統總線與片上系統總線控制器相連，并通過第一串行總線與串行總線選擇器相連；串行非易失存儲器控制器通過第二片上系統總線與片上系統總線控制器相連，并且通過第二串行總線與串行總線選擇器相連；串行總線選擇器通過第三串行總線與串行非易失存儲器相連。

當需要對串行非易失存儲器進行寫操作時，在CPU的控制下，將串行總線選擇器和串行非易失存儲器控制器之間的第二串行總線與串行總線選擇器和串行非易失存儲器之間的第三串行總線連通。在不進行寫操作時，將串行總線選擇器和串行非易失存儲器讀模塊之間的第一串行總線與串行總線選擇器和串行非易失存儲器之間的第三串行總線連通。

所述串行非易失存儲器控制器，根據串行非易失存儲器的時序，將其寄存器內的命令、地址、數據等，通過第二串行總線和第三串行總線發送給串行非易失存儲器。串行非易失存儲器控制器內部的寄存器全部由CPU配置，可以對串行非易失存儲器進行寫入、擦除等操作。

所述串行非易失存儲器讀模塊，包括串行非易失存儲器讀命令產生模塊、并串轉換模塊、串并轉換模塊以及配置控制模塊。

其中，串行非易失存儲器讀命令產生模塊與第一片上系統總線相連；并串轉換模塊輸入端連接串行非易失存儲器讀命令產生模塊，輸出端與第一串行總線相連；串并轉換模塊輸入端連接第一串行總線，輸出端與第一片上系統總線相連；配置控制模塊分別與非易失存儲器讀命令產生模塊、并串轉換模塊、串并轉換模塊相連。

串行非易失存儲器讀命令產生模塊根據串行非易失存儲器的讀取協議，生成并行命令地址包。

并串轉換模塊將并行命令地址包，轉換成符合第一串行總線時序要求的串行數命令地址包。

串并轉換模塊根據第一串行總線的時序，將串行的數據，轉換成并行的數據。

配置控制模塊功能包括：配置讀命令和時鐘頻率等，同時控制地址/命令發送周期、串并轉換周期等。

作為優選，串行非易失存儲器讀模塊還包括高速緩沖存儲器，位于串行非易失存儲器讀命令產生模塊、串并轉換模塊和第一片上系統總線之間，高速緩沖存儲器(cache)只有讀功能，不響應任何寫請求，其作用是加快附近地址的數據讀取速度。

本實用新型的有益效果是：通過上述存儲器接口，CPU可以快速對串行非易失存儲器內的程序進行讀操作，無需再搬運到隨機存儲器(RAM)中執行，可以節省大量隨機存儲器(RAM)的空間；同時也不失對串行非易失存儲器的寫功能；此外，串行存儲器引腳較少，在進行電路設計時，可以簡化印刷電路板布線，減小面積，降低成本；本實用新型還采用高速緩沖存儲器，可以加快串行存儲器讀取數據的速度，使整個嵌入式系統在運行過程中更加流暢。

附圖說明

圖1為存儲器接口及外圍模塊結構示意圖

圖2為串行非易失存儲器讀模塊結構示意圖

具體實施方式：

如圖1所示，一種存儲器接口，包括串行非易失存儲器讀模塊200、串行總線選擇器300和串行非易失存儲器控制器500。