[實用新型]一種存儲器接口

無效

• 申請號: 201020515413.0
• 申請日: 2010-09-01
• 公開（公告）號: CN201812284U
• 公開（公告）日: 2011-04-27
• 發明（設計）人: 梁堅;沈斌;江正標;黃宇釗
• 申請（專利權）人: 杭州國芯科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種存儲器接口，其特征在于：包括串行非易失存儲器讀模塊(200)、串行總線選擇器(300)和串行非易失存儲器控制器(500)，串行非易失存儲器讀模塊(200)通過第一片上系統總線(110)與片上系統總線控制器(100)相連，并通過第一串行總線(210)與串行總線選擇器(300)相連；串行非易失存儲器控制器(500)通過第二片上系統總線(120)與片上系統總線控制器(100)相連，并通過第二串行總線(510)與串行總線選擇器(300)相連；串行總線選擇器(300)通過第三串行總線(310)與串行非易失存儲器(400)相連。

2.如權利要求1所述的一種存儲器接口，其特征在于：所述串行非易失存儲器讀模塊(200)包括串行非易失存儲器讀命令產生模塊(202)、并串轉換模塊(203)、串并轉換模塊(204)以及配置控制模塊(205)；其中，串行非易失存儲器讀命令產生模塊(202)與第一片上系統總線(110)相連；并串轉換模塊(203)輸入端連接串行非易失存儲器讀命令產生模塊(202)，輸出端與第一串行總線(210)相連；串并轉換模塊(204)輸入端連接第一串行總線(210)，輸出端與第一片上系統總線(110)相連；配置控制模塊(205)分別與高速緩沖存儲器(201)、非易失存儲器讀命令產生模塊(202)、并串轉換模塊(203)、串并轉換模塊(204)相連。

3.如權利要求2所述的一種存儲器接口，其特征在于，所述串行非易失存儲器讀模塊(200)還包括高速緩沖存儲器(201)，其一端連接串行非易失存儲器讀命令產生模塊(202)和串并轉換模塊(204)，另一端連接第一片上系統總線(110)。

4.如權利要求1所述的一種存儲器接口，其特征在于，所述串行總線選擇器(300)分別通過第一串行總線(210)和第二串行總線(510)與串行非易失存儲器讀模塊(200)和串行非易失存儲器控制器(500)相連，當需要對串行非易失存儲器(400)進行寫操作時，串行總線選擇器(300)在CPU(600)的控制下，將第二串行總線(510)和第三串行總線(310)導通，在不進行寫操作時，串行總線選擇器(300)將第一串行總線(210)和第三串行總線(310)導通。?