[實(shí)用新型]高速實(shí)時(shí)聯(lián)動(dòng)控制電路及芯片

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201020022809.1
• 申請(qǐng)日: 2010-01-06
• 公開(kāi)（公告）號(hào): CN201689326U
• 公開(kāi)（公告）日: 2010-12-29
• 發(fā)明（設(shè)計(jì)）人: 張建華;李宏勝;方力;葛紅宇
• 申請(qǐng)（專(zhuān)利權(quán)）人: 南京工程學(xué)院
• 主分類(lèi)號(hào): G05B19/414
• 分類(lèi)號(hào): G05B19/414;G05B19/4103
• 代理公司: 南京天翼專(zhuān)利代理有限責(zé)任公司 32112
• 代理人: 朱戈勝

技術(shù)領(lǐng)域

本實(shí)用新型屬于工業(yè)控制領(lǐng)域，具體是一種高速實(shí)時(shí)聯(lián)動(dòng)控制電路及芯片。

背景技術(shù)

多任務(wù)分時(shí)操作系統(tǒng)在計(jì)算機(jī)領(lǐng)域得到迅速發(fā)展，利用PC強(qiáng)大的數(shù)據(jù)處理功能、人機(jī)交互功能、圖形功能開(kāi)發(fā)高度智能化的數(shù)控系統(tǒng)是目前數(shù)控領(lǐng)域的一個(gè)重要發(fā)展方向?；赑C的數(shù)控系統(tǒng)一般采用多處理器結(jié)構(gòu)，下位機(jī)多采用基于DSP、ARM或者單片機(jī)的結(jié)構(gòu)，該種架構(gòu)的優(yōu)點(diǎn)包括：實(shí)時(shí)性強(qiáng)、下位機(jī)帶有處理器，功能強(qiáng)大、可修改程序升級(jí)，開(kāi)放性好、可實(shí)現(xiàn)復(fù)雜控制，如圖1。雖然該架構(gòu)有上述優(yōu)點(diǎn)，但是存在集成度、可靠性、系統(tǒng)結(jié)構(gòu)比較復(fù)雜等問(wèn)題。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本實(shí)用新型基于可編程邏輯器件，提出適用于多任務(wù)非實(shí)時(shí)操作系統(tǒng)的多軸聯(lián)動(dòng)高速實(shí)時(shí)聯(lián)動(dòng)控制芯片的系統(tǒng)結(jié)構(gòu)，具體是一種高速實(shí)時(shí)聯(lián)動(dòng)控制電路及芯片，具體技術(shù)方案如下：

一種高速實(shí)時(shí)聯(lián)動(dòng)控制電路，包括CPU讀寫(xiě)控制模塊、FIFO模塊、FIFO讀取控制模塊、初始化模塊、輔助控制模塊、插補(bǔ)控制模塊和輸出控制模塊；所述CPU讀寫(xiě)控制模塊的數(shù)據(jù)輸入端接收外部控制數(shù)據(jù)，它的數(shù)據(jù)輸出端連接FIFO模塊的輸入端；FIFO模塊的輸出端連接FIFO讀取控制模塊，F(xiàn)IFO讀取控制模塊的輸出端連接初始化模塊輸入端，初始化模塊輸出端分別連接輔助控制模塊和插補(bǔ)控制模塊的輸入端；輔助控制模塊和插補(bǔ)控制模塊的輸出端分別連接輸出控制模塊的輸入端，輸出控制模塊的輸出端即為本電路的輸出端；所述FIFO模塊內(nèi)還包括監(jiān)測(cè)FIFO空/滿狀態(tài)的檢測(cè)模塊。

還包括數(shù)據(jù)校驗(yàn)?zāi)K和狀態(tài)寄存器；所述CPU讀寫(xiě)控制模塊的數(shù)據(jù)輸出端通過(guò)內(nèi)部總線連接數(shù)據(jù)校驗(yàn)?zāi)K的數(shù)據(jù)輸入端，數(shù)據(jù)校驗(yàn)?zāi)K的數(shù)據(jù)輸出端通過(guò)所述內(nèi)部總線連接FIFO模塊的數(shù)據(jù)輸入端；

狀態(tài)寄存器的輸入端通過(guò)所述內(nèi)部總線連接所述數(shù)據(jù)校驗(yàn)?zāi)K的狀態(tài)輸出端；狀態(tài)寄存器的數(shù)據(jù)輸出端通過(guò)所述內(nèi)部總線連接CPU讀寫(xiě)控制模塊狀態(tài)輸入端；

所述監(jiān)測(cè)FIFO空/滿狀態(tài)的檢測(cè)模塊的數(shù)據(jù)輸出端連接狀態(tài)寄存器數(shù)據(jù)輸入端，CPU可讀取/設(shè)置狀態(tài)寄存器。

所述狀態(tài)寄存器通過(guò)內(nèi)部總線與CPU讀寫(xiě)控制模塊進(jìn)行雙向通信。

輔助控制模塊由指令判別電路、開(kāi)關(guān)量輸出電路與模擬量輸出電路構(gòu)成；所述指令判別電路的輸入端即為輔助控制模塊的輸入端，指令判別電路輸出使能信號(hào)分別給開(kāi)關(guān)量輸出電路與模擬量輸出電路；開(kāi)關(guān)量輸出電路與模擬量輸出電路的輸出即為輔助控制模塊的輸出。

所述插補(bǔ)控制模塊有多個(gè)，包括圓弧插補(bǔ)控制模塊和直線插補(bǔ)控制模塊。

圓弧插補(bǔ)控制模塊由余數(shù)寄存器、積分電路、被積函數(shù)寄存器、終點(diǎn)判別電路、基準(zhǔn)脈沖發(fā)生電路、脈沖溢出電路構(gòu)成；

直線插補(bǔ)控制模塊結(jié)構(gòu)由余數(shù)寄存器、積分電路、被積函數(shù)寄存器、終點(diǎn)判別電路、基準(zhǔn)脈沖發(fā)生電路、脈沖溢出電路構(gòu)成。

一種高速實(shí)時(shí)聯(lián)動(dòng)控制芯片，該芯片是可編程邏輯器件；該可編程邏輯器件集成有上述的高速實(shí)時(shí)聯(lián)動(dòng)控制電路。所述可編程邏輯器件是CPLD或FPGA。

本實(shí)用新型為緩解非實(shí)時(shí)多任務(wù)操作系統(tǒng)與高速實(shí)時(shí)運(yùn)動(dòng)控制之間的矛盾，在電路(或可編程邏輯器件)中設(shè)置一定數(shù)量的指令隊(duì)列，指令隊(duì)列不滿時(shí)，PC通過(guò)局部總線，利用CPU空閑時(shí)間將運(yùn)動(dòng)控制指令寫(xiě)入本電路(或可編程邏輯器件)，同時(shí)可編程邏輯器件通過(guò)局部總線為PC提供工作狀態(tài)，供其查詢。

本實(shí)用新型可以應(yīng)用于工業(yè)運(yùn)動(dòng)控制領(lǐng)域，與現(xiàn)有技術(shù)相比，應(yīng)用本實(shí)用新型的有益效果如下：

1、本電路可以通過(guò)大規(guī)模集成電路實(shí)現(xiàn)復(fù)雜運(yùn)動(dòng)控制，集成度高，可靠性好；

2、可以采用專(zhuān)用芯片(集成電路)取代傳統(tǒng)單片機(jī)、DSP等處理器，易用性好，外圍電路簡(jiǎn)單，成本極大降低；

3、專(zhuān)用芯片內(nèi)置大容量先入先出(FIFO)電路，緩解了上位PC機(jī)多任務(wù)操作系統(tǒng)與下位機(jī)強(qiáng)實(shí)時(shí)運(yùn)動(dòng)控制間的矛盾。

4、可編程邏輯器件的資源豐富、運(yùn)算由硬件完成，速度快。本實(shí)用新型提供了一個(gè)開(kāi)放的IP核，可移植到其它可編程器件。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)中基于PC的上下位機(jī)數(shù)控系統(tǒng)；

圖2是應(yīng)用本電路的數(shù)控系統(tǒng)；

圖3是本電路的結(jié)構(gòu)圖；

圖4是本例的結(jié)構(gòu)圖；

圖5是圖4中的狀態(tài)寄存器結(jié)構(gòu)示意圖；

圖6是圖4中的輔助控制模塊結(jié)構(gòu)示意圖；

圖7是圖4中的圓弧插補(bǔ)控制模塊結(jié)構(gòu)示意圖；

圖8是圖4中的直線插補(bǔ)控制模塊結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖，以FPGA為例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。