[發明專利]一種二極管觸發的可控硅整流式靜電釋放保護電路結構

無效

• 申請號: 201019087047.5
• 申請日: 2010-04-14
• 公開（公告）號: CN101840918A
• 公開（公告）日: 2010-09-22
• 發明（設計）人: 蔣苓利;張波;樊航;喬明;劉娟;韓山明;鐘昌賢
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L29/74;H01L29/06
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 葛啟函

技術領域

本發明屬于電子技術領域，涉及集成電路中用于靜電釋放(Electrostatic?Discharge，簡稱為ESD)的保護電路，尤其涉及可控硅整流器(Semiconductor?Controlled?Rectifier，簡稱為SCR)靜電釋放電路結構。

背景技術

靜電放電現象是半導體器件或電路在制造、生產、組裝、測試、存放、搬運等的過程中一種常見的現象，其所帶來的過量電荷，會在極短的時間內經由集成電路的I/O接腳傳入集成電路中，而破壞集成電路的內部電路。為了解決此問題，廠商通常在內部電路與I/O接腳之間設置一個保護電路，該保護電路必須在靜電放電的脈沖電流未到達內部電路之前先行啟動，以迅速地消除過高的電壓，進而減少ESD現象所導致的破壞。

用于ESD保護的常規器件包括：Diode、MOSFET、Resistor、BJT、SCR等。其中SCR在相同的面積下具有最高的電流泄放能力，因此在ESD保護電路中SCR是最有效率的防護器件之一。圖1為常規SCR?ESD保護電路結構的剖面示意圖，圖2為常規SCR?ESD保護電路結構的等效電路圖。其結構包含一個寄生PNP三極管Q1、一個寄生NPN三極管Q2以及寄生電阻R_N阱、R_P阱。圖1中N阱內的P⁺形成Q1發射極，N阱形成Q1基極，P阱形成Q1集電極；圖1中P阱內的N⁺形成Q2發射極，P阱形成Q2基極，N阱形成Q2集電極。R_N阱為N阱寄生電阻，R_P阱為P阱寄生電阻。

在陽極加載負向ESD脈沖電壓情況下，P阱/N阱結正偏，由于正偏PN結的電流能力很強，該保護電路可以瞬間泄放很高的ESD脈沖電流。在陽極加載正向ESD脈沖電壓情況下，由于N阱/P阱結反偏使得N阱/P阱結耗盡區展寬可以承受高壓，該保護電路結構只有在陽極的ESD脈沖電壓足夠高時，且N阱/P阱結發生雪崩擊穿的情況下才能泄放ESD脈沖電流，從而起到保護作用。在陽極的ESD脈沖電壓足夠高時，N阱/P阱結發生雪崩擊穿，雪崩產生的絕大部分電子通過N阱內的N⁺接觸被陽極收集，并在寄生電阻R_N阱上形成壓降；而絕大部分空穴則通過P阱內的P⁺接觸被陰極收集，并在寄生電阻R_P阱上形成壓降。隨著雪崩電流的增加，當R_N阱(或R_P阱)上的壓降足夠大時，Q1(或Q2)的發射極正偏，從而Q1(或Q2)導通。當Q1或Q2中任意一個三極管導通后，其集電極電流流向另外一個三極管的發射極寄生電阻，從而在該寄生電阻上產生更高壓降，以促使另一個三極管也一起開啟。當Q1和Q2均開啟以后，正反饋機制被建立，形成一個低阻抗通路以泄放ESD脈沖電流。

圖1中所示常規橫向SCR的觸發電壓為P阱和N阱所形成PN結的雪崩擊穿電壓，一般情況下P阱、N阱的摻雜濃度較低，因此觸發電壓一般為幾十伏甚至上百伏(依工藝和器件具體尺寸參數而定)。在ESD電壓尚未上升到SCR觸發電壓之前，此SCR是關閉的，而該器件所要保護的內部電路可能早已被ESD電壓所破壞，得不到有效的保護。

為避免在噪聲等因素引起的誤觸發之后，器件發生閂鎖導致芯片熱損毀，用于ESD保護的器件需要有足夠高的維持電壓。對于圖1所示的SCR結構，提高其維持電壓，需要增加P阱包陰極N⁺或N阱包陽極P⁺的距離，而這兩個尺寸參數的增加往往會帶來更高的器件觸發電壓，不利于內部電路的器件保護。

發明內容

本發明提供一種二極管觸發的可控硅整流式靜電釋放保護電路結構，該保護電路結構比常規SCR?ESD保護電路結構由于具有更低的觸發電壓，故而更能有效保護集成電路的內部電路；同時，該保護電路結構在不改變觸發電壓的前提下，通過簡單調節器件的尺寸參數，即可獲得可調控的器件維持電壓。且該保護電路結構在制備上與CMOS工藝兼容，也可采用BiCMOS、BCD(Bipolar?CMOS?DMOS)、SOI(Silicon?on?Insulator)等工藝。

本發明的實質是在常規SCR?ESD保護電路結構基礎上，通過集成一個擊穿電壓較低的二極管，將常規SCR?ESD保護電路結構的觸發電壓由P阱/N阱結的擊穿電壓轉變為N⁺/P阱(或N阱/P⁺)結的擊穿電壓，從而降低SCR?ESD保護電路結構觸發電壓，最終對芯片內部電路起到更好的保護作用。