[發明專利]制造半導體封裝的方法

有效

• 申請號: 201010624425.1
• 申請日: 2010-12-30
• 公開（公告）號: CN102446772B
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 黃美善;孫暻鎮;李應碩;姜明杉
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/50;H01L21/60;H05K3/40;H05K3/46
• 代理公司: 北京潤平知識產權代理有限公司 11283
• 代理人: 陳小蓮;周建秋

相關申請的交叉引用

本申請要求2010年10月11日提交的、題為“制造半導體封封裝的方法” 的韓國專利申請No.10-2010-0098850號的優先權，將該申請的全部內容引 入本申請中以作參考。

技術領域

本發明涉及一種制造半導體封裝的方法。

背景技術

近年來，電子產業以低成本開發了具有多功能和高性能的細、薄且輕的 產品。形成這種趨勢的一種技術為封裝技術。隨著電子產業的發展，配有半 導體芯片的電子設備的封裝使用急劇增加，相關封裝技術的研究也活躍的開 展。

目前，大部分半導體封裝已經形成，以致一個封裝是通過將半導體芯片 和印刷電路板由引線接合(wirebonding)連接起來而制成的，這種電路板 叫做載芯片板(boardonchip，BOC)。在這種BOC結構中，這種半導體封 裝可以設計成僅有包括僅僅一層金屬層的印刷電路板，因此，從半導體封裝 的價格競爭力而言，這種半導體封裝占據優勢地位。

圖1～6為根據現有技術工序步驟制造半導體封裝的方法的截面圖。

如圖1所示，顯示了由絕緣層1和銅層2構成的覆銅箔層壓板(copper cladlaminate)，在該覆銅箔層壓板上機械加工有用于層間傳導(interlayer conduction)的通孔3。所述通孔一般是用CNC鉆孔或激光鉆孔形成的。

隨后，如圖2所示，進行了化學鍍銅工序和電鍍銅工序，因此在所述覆 銅箔層壓板上形成銅鍍層4。

然后，如圖3所示，在所述通孔3孔內填充塞孔油墨5和在面板上進行 電鍍，因此形成厚的鍍層6。

然后，如圖4所示，所述鍍層6被選擇性的蝕刻，因此形成電路圖案7。

然后，如圖5所示，在形成有所述電路圖案7的覆銅箔層壓板的兩個表 面施用阻焊劑(solderresist)8，并形成外露的部分，因此部分所述電路圖 案7露出。

然后，如圖6所示，在機械加工用于插入導線30的縫槽9之后，在所 述電路圖案7的焊盤(pad)部分上形成焊球10，并使用所述導線30將半導 體芯片20安裝到所述基板上，從而就制成了半導體封裝50。

根據現有技術，為了制造半導體封裝，應該在覆銅箔層壓板上形成用于 層間傳導的通孔，并且還應該進行電/化學鍍銅工序鍍銅，這樣導致生產成本 增加。

另外，當使用導線將半導體芯片與印刷電路板相連，從而制成高容量/ 高密度半導體封裝時，在半導體芯片的接受密度上存在限制，而且由于兩層 或多層BOC的需求，增加了印刷電路板的生產成本。

發明內容

本發明經過努力提供了一種能以低生產成本制造高密度封裝的制造半 導體封裝的方法。

根據本發明的第一種優選實施方式，本發明提供了一種制造半導體封裝 的方法，該方法包括：(A)制備其中第一金屬層、阻擋層(barrierlayer)和 第二金屬層按順次堆疊的金屬元件(metalmember)；(B)通過選擇性地蝕 刻所述第二金屬層而形成金屬柱；(C)將外露的所述阻擋層從所述金屬柱去 掉，并將絕緣層層壓在所述金屬柱穿透的第一金屬層上；(D)將與所述絕緣 層的一個表面接觸的所述第一金屬層圖案化，以形成電路層。

本文中，所述第一金屬層和第二金屬層可以是由銅制成的，和所述阻擋 層可以是由鎳制成的。

所述第二金屬層的厚度的范圍可以為50-300μm。

步驟(B)可以包括：(B1)將抗蝕劑施用于所述第二金屬層的表面； 和(B2)在圖案化所述抗蝕劑后，選擇性地蝕刻所述阻擋層之前的所述第二 金屬層，以形成金屬柱。

在步驟(B)中，所述金屬柱的直徑可以沿朝向阻擋層的方向增加。

所述制造半導體封裝的方法還可以包括，在步驟(C)后，(C’)拋光絕 緣層的外露表面，以形成糙度。

步驟(D)可以包括：(D1)將抗蝕劑用于所述第一金屬層的表面；和 (D2)在圖案化所述抗蝕劑后，選擇性地蝕刻所述第一金屬層，以形成電路 層。

所述制造半導體封裝的方法還可以包括，在步驟(D)后，(E)在將阻 焊劑施用于絕緣層的兩個表面后，通過加工阻焊劑形成第一開口，從而使形 成在絕緣層的一個表面上的電路層的焊盤部分露出；以及通過加工阻焊劑形 成第二開口，從而使形成在絕緣層的另一表面上的金屬柱露出。