[發明專利]一種倒裝芯片的封裝方法

有效

• 申請號: 201010622813.6
• 申請日: 2010-12-28
• 公開（公告）號: CN102569099A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 石磊;薛彥迅;龔玉平
• 申請（專利權）人: 萬國半導體(開曼)股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/02;H01L21/60
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

1.一種倒裝芯片的封裝方法，其特征在于，包括以下步驟：

提供一引線框架，在引線框架上設置有多個凸出于引線框架頂面的互連導桿；

將正面設置有鍵合襯墊的芯片倒裝焊接至所述引線框架上，其中，所述鍵合襯墊與所述互連導桿焊接；

于引線框架的頂面進行塑封，以塑封料塑封包覆所述芯片及互連導桿；

于引線框架的底面蝕刻引線框架，形成與互連導桿連接并凸出于塑封料底面的接觸端子；

于所述接觸端子的表面設置一層金屬保護層；

粘貼一層薄膜至減薄后的塑封料的頂面；

切割塑封料并移除薄膜形成多顆以塑封體塑封包覆所述芯片的封裝體。

2.如權利要求1所述的方法，其特征在于，通過涂覆在互連導桿上的導電材料，將所述鍵合襯墊與所述互連導桿焊接。

3.如權利要求1所述的方法，其特征在于，通過鍍于互連導桿上的導電材料及鍍于鍵合襯墊上的金屬鍍層，將所述鍵合襯墊與所述互連導桿共晶焊接。

4.如權利要求1所述的方法，其特征在于，還包括在芯片塑封后研磨減薄塑封料及芯片，并將減薄后的芯片的背面于減薄后的塑封料的頂面中予以外露的步驟。

5.如權利要求4所述的方法，其特征在于，還包括沉積一層背面金屬層至減薄后的芯片的背面的步驟。

6.如權利要求5所述的方法，其特征在于，在沉積一層背面金屬層至減薄后的芯片的背面之前，還在減薄后的芯片的背面進行以下工藝步驟：

進行蝕刻；

并且進行離子注入及激光退火。

7.如權利要求5所述的方法，其特征在于，所述接觸端子凸出至塑封體的底面之外，并且所述背面金屬層外露于塑封體的頂面。

8.如權利要求7所述的方法，其特征在于，所述芯片為金屬氧化物半導體場效應管，所述鍵合襯墊至少包括構成芯片柵極電極的柵極鍵合襯墊、構成芯片源極電極的源極鍵合襯墊，并且所述背面金屬層構成芯片的漏極電極。

9.如權利要求8所述的方法，其特征在于，進一步將所述封裝體黏接至一基座上，其中，背面金屬層通過導電材料與基座黏接，連接柵極鍵合襯墊的接觸端子通過一金屬導體電性連接至設置在基座周圍的柵極焊盤上，連接源極鍵合襯墊的接觸端子通過另一金屬導體電性連接至設置在基座周圍的源極焊盤上；以及

基座周圍還設置有電性連接至基座的漏極焊盤。

10.如權利要求7所述的方法，其特征在于，所述芯片為共漏極雙金屬氧化物半導體場效應管，其中，所述背面金屬層構成共漏極雙金屬氧化物半導體場效應管所包含的第一、第二金屬氧化物半導體場效應管各自的漏極電極；以及

第一、第二金屬氧化物半導體場效應管各自的漏極電極通過背面金屬層彼此相互電性連接。

11.如權利要求10所述的方法，其特征在于，鍵合襯墊至少包括構成第一金屬氧化物半導體場效應管柵極電極的第一柵極鍵合襯墊、構成第一金屬氧化物半導體場效應管源極電極的第一源極鍵合襯墊；以及

鍵合襯墊還包括構成第二金屬氧化物半導體場效應管柵極電極的第二柵極鍵合襯墊、構成第二金屬氧化物半導體場效應管源極電極的第二源極鍵合襯墊。

12.如權利要求7所述的方法，其特征在于，所述芯片為高端金屬氧化物半導體場效應管和低端金屬氧化物半導體場效應管集成的雙金屬氧化物半導體場效應管，其中，所述背面金屬層構成高端金屬氧化物半導體場效應管的源極電極和低端金屬氧化物半導體場效應管的漏極電極；以及

高端金屬氧化物半導體場效應管的源極電極和低端金屬氧化物半導體場效應管的漏極電極通過背面金屬層彼此相互電性連接。

13.如權利要求12所述的方法，其特征在于，鍵合襯墊至少包括構成高端金屬氧化物半導體場效應管柵極電極的第一柵極鍵合襯墊、構成高端金屬氧化物半導體場效應管漏極電極的第一漏極鍵合襯墊；以及

鍵合襯墊還包括構成低端金屬氧化物半導體場效應管柵極電極的第二柵極鍵合襯墊、構成低端金屬氧化物半導體場效應管源極電極的第二源極鍵合襯墊。

14.如權利要求1所述的方法，其特征在于，所述芯片為共漏極雙金屬氧化物半導體場效應管，其中，所述芯片的背面構成共漏極雙金屬氧化物半導體場效應管所包含的第一、第二金屬氧化物半導體場效應管各自的漏極。