[發明專利]一種芯片的可測試性設計方法

有效

• 申請號: 201010620100.6
• 申請日: 2010-12-31
• 公開（公告）號: CN102081689A
• 公開（公告）日: 2011-06-01
• 發明（設計）人: 田澤;郭蒙;蔡葉芳;李攀;楊海波
• 申請（專利權）人: 中國航空工業集團公司第六三一研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 王少文

1.一種芯片的可測試性設計方法，其特征在于：包括以下步驟：

1】存儲器內建自測試電路的插入：

1.1】把RTL代碼綜合成基于工藝庫的門級網表文件；

1.2】定義存儲器內建自測試電路(MBIST)的插入策略和存儲器內建自測試電路(MBIST)插入需要的存儲器庫文件，所述插入策略包括存儲器內建自測試電路(MBIST)的插入算法和管腳復用策略；

1.3】采用DFT工具的存儲器內建自測試插入工具并根據存儲器內建自測試電路(MBIST)的插入策略將存儲器內建自測試電路(MBIST)插入門級網表文件，輸出存儲器內建自測試網表文件和存儲器內建自測試向量，所述存儲器內建自測試向量包括存儲器內建自測試電路的設定值和通過存儲器內建自測試電路對存儲器進行測試后的測試值；

1.4】用步驟1.3】中輸出的存儲器內建自測試網表文件和存儲器內建自測試向量構建測試環境，采用仿真工具進行第一次仿真，

1.5】當經過第一次仿真之后的步驟1.3】中測試值與設定值不一致時，則執行步驟1.2】、1.3】和1.4】，當測試值與設定值一致時，則執行以下步驟；

2】邊界掃描電路的插入：

2.1】將步驟1.3】中輸出的存儲器內建自測試網表文件的設計頂層文件作為邊界掃描電路的插入對象，同時定義邊界掃描電路的插入策略，所述邊界掃描電路的插入策略為邊界掃描鏈的管腳順序；

2.2】采用DFT工具的邊界掃描插入工具并根據邊界掃描電路的插入策略將邊界掃描電路插入邊界掃描電路的插入對象，輸出RTL代碼網表文件和邊界掃描電路測試向量，所述邊界掃描電路測試向量包括邊界掃描電路的設定值和通過邊界掃描電路對芯片管腳進行測試的測試值；

2.3】將步驟2.2】中輸出的RTL代碼網表文件和邊界掃描電路測試向量構建仿真環境；采用仿真工具進行第二次仿真，當經過第二次仿真之后的步驟2.2】中測試值與設定值不一致時，則執行步驟2.1】，當測試值與設定值一致時，則執行以下步驟；

3】可測試性電路綜合：

3.1】采用DFT工具的邏輯綜合工具把RTL代碼網表文件進行綜合，輸出邊界掃描網表文件；

3.2】利用步驟3.1】中輸出的邊界掃描網表文件和步驟2.2】輸出的邊界掃描電路測試向量構建仿真環境，采用仿真工具進行第三次仿真，當經過第三次仿真之后的步驟2.2】中的測試值與設定值不等時，則執行步驟3.1】，當測試值與設定值一致時，則執行以下步驟；

4】掃描鏈電路的插入：

4.1】定義掃描鏈電路的插入策略以及支持插入策略的運行環境，所述掃描鏈電路的插入策略包括掃描鏈的數目以及每條掃描鏈的長度，所述運行環境包括實驗過程文件(Test?Procedure)和DFT庫文件；

4.2】采用DFT工具的掃描鏈電路插入工具并根據步驟4.1】中所定義的插入策略將掃描鏈電路插入邊界掃描網表文件，輸出掃描鏈網表文件和掃描鏈測試向量；所述掃描鏈測試向量包括掃描鏈電路的設定值和通過掃描鏈電路對寄存器進行測試后的測試值；

4.3】利用掃描鏈網表文件和掃描鏈測試向量構建仿真環境，采用仿真工具進行第四次仿真，當經過第四次仿真之后的步驟4.2】中的測試值與設定值不一致時，則執行步驟4.1】，當測試值與設定值一致時，則執行一下步驟；

5】自動測試生成向量(atpg)的產生：

5.1】定義自動測試生成庫文件和自動測試生成向量(atpg)的產生策略，所述自動測試生成向量的產生策略包括文件輸出格式、時鐘頻率以及測試管腳分配；

5.2】采用DFT工具的自動測試生成向量工具根據步驟5.1】所定義的向量產生策略產生自動測試生成向量，所述自動測試生成向量包括自動測試生成向量的設定值和通過自動測試生成向量對門級電路進行測試的測試值；

5.3】掃描鏈網表文件和自動測試生成向量構建仿真環境，采用仿真工具進行第五次仿真，當測試值與設定值不等時，則執行步驟5.1】，當測試值與設定值一致時，則保留該自動測試生成向量(atpg)待留芯片測試用。