[發明專利]半導體器件的制造方法

有效

• 申請號: 201010618019.4
• 申請日: 2010-12-31
• 公開（公告）號: CN102148197A
• 公開（公告）日: 2011-08-10
• 發明（設計）人: 金大益
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/768;H01L21/762;H01L21/311
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

技術領域

本發明構思的實施例涉及包括具有接頭結構的半導體器件以及制造這種器件的方法。

背景技術

隨著半導體器件的集成度的增加，形成在同一平面上的相鄰金屬互連之間的水平間距減小。相鄰金屬互連之間的該水平間距的減小會導致通過例如絕緣層彼此電隔離的金屬互連之間的寄生電容的增大。

發明內容

本發明構思的實施例提供了半導體器件以及制造這種半導體器件的方法，在該半導體器件中，與漏極區形成接觸的位線互連可以具有比不與漏極區形成接觸的位線互連大的寬度。

此外，本發明構思的實施例提供了半導體器件，其中與漏極區形成接觸的位線互連可以在比不與漏極區形成接觸的位線互連低的層面。

本發明公開的技術目的不限于以上；基于以下的描述，其它的目的對于本領域技術人員將變得明顯。

根據本發明構思的方面，制造半導體器件的方法包括在襯底中形成隔離區以定義有源區。掩埋柵結構形成為與有源區交叉。源極區和漏極區形成在有源區中。第一導電圖案形成在襯底的頂表面上。第一導電圖案具有暴露漏極區的第一導電層孔。第二導電圖案形成在第一導電層孔中以接觸漏極區，從而第二導電圖案的頂表面比第一導電圖案的頂表面更靠近襯底的底表面。第三導電層和位線覆蓋層形成在第一導電圖案和第二導電圖案上并被圖案化以形成第三導電圖案和位線覆蓋圖案。依次堆疊在漏極區上的第二導電圖案、第三導電圖案和位線覆蓋圖案構成第一位線結構。此外，依次堆疊在隔離區上的第一導電圖案、第三導電圖案和位線覆蓋圖案構成第二位線結構。

根據本發明構思的另一方面，制造半導體器件的方法包括在襯底中形成用于定義有源區的隔離區。柵結構形成在襯底的第一方向上。柵結構以預定角度與有源區交叉。源極區和漏極區形成在有源區中。第一導電層和第一掩模層形成在襯底上。第一導電層和第一掩模層被選擇性去除以形成具有暴露漏極區的孔的第一掩模圖案和第一導電圖案。第一掩模圖案和第一導電圖案形成為覆蓋源極區和隔離區。第二導電圖案形成為僅填充第一導電圖案的孔的部分。第三導電層和第二掩模層形成在第一和第二導電圖案上。第三導電層和第二掩模層被圖案化以形成漏極區上的第一位線結構和隔離區上的第二位線結構。第一和第二位線結構構成在襯底的第二方向上延伸的位線。

根據本發明構思的另一方面，制造半導體器件的方法包括形成字線，該字線以傾斜角度與襯底中的有源區交叉。第一導電層和第一掩模層形成在襯底上并被圖案化以形成具有第一掩模層孔的第一掩模圖案和具有第一導電層孔的第一導電圖案，所述孔暴露有源區的部分。第一掩模層孔可以具有與第一導電層孔基本相同的直徑。第一掩模圖案被圖案化以暴露部分第一導電層。因此，形成了具有比第一導電層孔的直徑大的第一掩模擴展孔。第二導電層形成在第一導電層孔中。第二導電層的部分和第一導電圖案的被第一掩模擴展孔暴露的部分被去除，直到第二導電圖案的頂表面與第一導電圖案的保留在第一掩模擴展孔中的部分的頂表面處于襯底的底表面之上相同的高度并且處于比第一導電圖案的未暴露部分的頂表面低的層面。第一掩模圖案被去除，第三導電層形成在第一和第二導電圖案上。

根據本發明構思的另一方面，制造半導體器件的方法包括在包括單元區(cell?area)和周邊區(peripheral?area)的襯底上形成隔離區以定義有源區。掩埋柵結構形成在單元區的襯底中以與有源區交叉。源極區和漏極區形成在單元區的有源區中。第一導電層和第一掩模層形成在單元區和周邊區中。第一導電層和第一掩模層在單元區中被圖案化以形成具有暴露漏極區的孔的第一掩模圖案和第一導電圖案。第二導電層形成為填充第一掩模圖案和第一導電圖案的孔，第二導電層的部分被選擇性去除以形成處于比第一導電圖案低的層面的第二導電圖案。第一掩模圖案被去除，第三導電層和第二掩模層形成在第一和第二導電圖案上。第三導電層和第二掩模層在單元區和周邊區中圖案化。因此，第二導電圖案、第三導電圖案和第二掩模圖案形成在單元區的有源區上，第一導電圖案、第三導電圖案和第二掩模圖案形成在單元區的隔離區上，周邊第一導電圖案、周邊第三導電圖案和周邊第二掩模圖案形成在周邊區的有源區上。

根據本發明構思的另一方面，半導體器件包括襯底，其中多個有源區通過隔離區定義并彼此隔離。第一位線結構包括依次堆疊在有源區上的第二導電圖案、第三導電圖案和掩模圖案。第二位線結構包括依次堆疊在隔離區上的第一導電層、第三導電圖案和掩模圖案。第一位線結構的第三導電圖案具有接頭結構(tab?structure)，該結構具有比第二位線結構的第三導電圖案大的寬度。

其它實施例的細節被包括在詳細描述和附圖中。

附圖說明