[發(fā)明專利]芯片線路扇出方法及薄膜芯片裝置

有效

• 申請?zhí)枺?/td>: 201010610383.6
• 申請日: 2010-12-17
• 公開（公告）號: CN102315137A
• 公開（公告）日: 2012-01-11
• 發(fā)明（設計）人: 蕭兆志;李柏青
• 申請（專利權）人: 聯詠科技股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/50;H01L23/498
• 代理公司: 北京市浩天知識產權代理事務所 11276
• 代理人: 劉云貴

技術領域

本發(fā)明涉及一種芯片線路扇出方法及相關的薄膜芯片裝置。

背景技術

隨著電路制造技術的演進，集成電路芯片已不限于安裝在傳統(tǒng)的印刷電路板(Printed?Circuit?Board，PCB)上，舉例來說，集成電路芯片也可安裝于薄膜上。這種封裝技術稱為“薄膜芯片”(Chip?on?Film，COF)封裝技術。

請參考圖1，圖1為現有技術一薄膜芯片封裝的扇出(fan?out)布局示意圖。在圖1中，一芯片100上的連外突塊(bump)B1～BN通過一薄膜110上的線路L1～LN而連接至外引腳結合點(Outer?Lead?Bond，OLB)O1～ON，外引腳結合點O1～ON可連接至傳統(tǒng)的印刷電路板或液晶顯示(LiquidCrystal?Display，LCD)面板等硬件裝置。由于線路L1～LN僅可扇出于單一層薄膜110上，連外突塊B1～BN的順序須與外引腳結合點O1～ON一致，以利于線路布局。在圖1中，為了維持信號傳輸的質量，線路的間距與一折角θ皆嚴格限制。也就是說，若線路的折角θ小于一門限角度，則該線路不符合芯片應用商對硬件的要求，而無法將對應的連外突塊扇出至外引腳結合點。因此，連外突塊B1～BN的位置必須妥善分配，盡可能將所有連外突塊B1～BN扇出至外引腳結合點。除此之外，薄膜110的大小與芯片100在薄膜110上的位置也嚴格受限，因此，僅有一限定數量之內的連外突塊可扇出至外引腳結合點。

為了增加可扇出的連外突塊數目，常見的解決方案是擴大芯片100的面積，如圖2所示的芯片200。如此一來，連外突塊配置的空間與彈性增加，使得線路的折角θ得以增加，以符合硬件實現對折角θ的要求。除了增加芯片的面積外，傳統(tǒng)上也另外通過調整連外突塊的位置及在芯片單邊上的連外突塊的數量，來克服折角θ對線路扇出的限制。舉例來說，線路折角θ太小的連外突塊可移至芯片的其它側。

然而，無論是增加芯片面積或調整芯片上的突塊位置的方法皆涉及芯片內部集成電路的重新布局，不符合縮小芯片及降低設計成本的趨勢。

因此，如何以更經濟的方法克服薄膜上線路的折角對芯片扇出形成的限制，已成為業(yè)界的努力目標之一。

發(fā)明內容

本發(fā)明所要解決的技術問題是提供一種芯片線路扇出方法及相關的薄膜芯片裝置，其能大幅地增加芯片扇出的彈性及有效降低芯片扇出成本。

為解決上述技術問題，根據本發(fā)明的一個方面，提供一種芯片線路扇出方法，包含：在一薄膜上安裝一芯片；在該薄膜上形成多個外引腳結合點，其中該多個外引腳結合點根據一突塊對應順序來排列；在該芯片上形成多個連外突塊，其中該多個連外突塊根據一突塊排列順序來排列；以及形成多條連外線路，以將該多個外引腳結合點依據該突塊對應順序來連接至該多個連外突塊。該突塊對應順序不同于該突塊排列順序，且該多條連外線路不交錯。

根據本發(fā)明的另一方面，提供一種薄膜芯片裝置，包含：一薄膜、一芯片以及多條連外線路。該薄膜包含多個外引腳結合點，該多個外引腳結合點根據一突塊對應順序來排列。該芯片則包含多個連外突塊，該多個連外突塊根據一突塊排列順序來排列。多條連外線路用來將多個外引腳結合點依據該突塊對應順序來連接至該多個連外突塊。該突塊對應順序不同于該突塊排列順序，且該多條連外線路不交錯。

根據本發(fā)明的另一方面，提供一種芯片線路扇出方法，包含：在一薄膜上安裝一芯片；在該薄膜上形成多個外引腳結合點；在該芯片上形成多個連外突塊；以及形成多條連外線路，以將該多個外引腳結合點分別連接至該多個連外突塊，其中該多條連外線路當中的至少一條將該多個連外突塊當中的至少一個連接至該多個外引腳結合點當中在空間上排列不相對應的至少一個。

根據本發(fā)明的另一方面，提供一種薄膜芯片裝置，包含：一薄膜，包含多個外引腳結合點；一芯片，包含多個連外突塊；以及多條連外線路，分別連接于該多個外引腳結合點與該多個連外突塊之間，其中該多個連外突塊當中的至少一個被連接至該多個外引腳結合點當中在空間上排列不相對應的至少一個。

本發(fā)明改變外引腳結合點與連外突塊之間排列順序的對應關系，以克服線路折角及其它硬件限制。通過將部分的連外線路繞經芯片的底部或周圍，連外線路擁有更大的布局彈性，使得芯片線路的扇出可以最經濟、便捷的線路布局的完成。

附圖說明

圖1為現有技術一薄膜芯片封裝的扇出布局示意圖。

圖2為現有技術另一薄膜芯片封裝的扇出布局示意圖。

圖3至圖7為不同實施例的薄膜芯片裝置的示意圖。

圖8為一實施例的線路扇出流程示意圖。