[發(fā)明專利]半導(dǎo)體裝置、芯片及修改比特?cái)?shù)據(jù)的方法有效
| 申請(qǐng)?zhí)枺?/td> | 201010609607.1 | 申請(qǐng)日: | 2010-12-28 |
| 公開(公告)號(hào): | CN102543190A | 公開(公告)日: | 2012-07-04 |
| 發(fā)明(設(shè)計(jì))人: | 王小樂(lè) | 申請(qǐng)(專利權(quán))人: | 炬力集成電路設(shè)計(jì)有限公司 |
| 主分類號(hào): | G11C16/08 | 分類號(hào): | G11C16/08;G11C16/06 |
| 代理公司: | 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司 11291 | 代理人: | 黃志華 |
| 地址: | 519085 廣東省珠海*** | 國(guó)省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 裝置 芯片 修改 比特 數(shù)據(jù) 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域,尤其涉及一種半導(dǎo)體裝置、芯片及修改比特?cái)?shù)據(jù)的方法。
背景技術(shù)
在實(shí)際芯片項(xiàng)目中,經(jīng)常會(huì)遇到實(shí)現(xiàn)記錄芯片版本號(hào)(chip?version)的要求。
為了實(shí)現(xiàn)上述記錄芯片版本號(hào)要求,需要在芯片內(nèi)單獨(dú)做一個(gè)模塊,用于記錄芯片版本號(hào)。這樣做的缺點(diǎn)是用于記錄芯片版本號(hào)的模塊需要占用芯片面積,同時(shí)也會(huì)占用額外的走線資源。
考慮到嵌入式只讀存儲(chǔ)器(embedded?ROM)的特點(diǎn),可以將記錄芯片版本號(hào)的功能收入到只讀存儲(chǔ)器(ROM)中去,即利用ROM中的任意地址來(lái)記錄芯片版本號(hào)。
如圖1所示,為ROM中的部分電路示意圖,在此電路中,NMOS被預(yù)先布置在ROM中,每一個(gè)代碼(code)表現(xiàn)為NMOS的漏端(drain)與位線(bitline)之間的連線存在與否。例如,在NMOS的漏端與位線通過(guò)連接層(via)相連時(shí),在該地址存儲(chǔ)的數(shù)據(jù)為“1”;在NMOS的漏端與位線不存在連接層,漏端與位線處于斷開狀態(tài)時(shí),在該地址存儲(chǔ)的數(shù)據(jù)為“0”。
圖1為芯片版本號(hào)為1比特(bit)數(shù)據(jù)時(shí)的電路示意圖,在芯片版本號(hào)為n?bit的數(shù)據(jù)時(shí),需要畫出n個(gè)下拉NMOS及n個(gè)NMOS的漏端與各自對(duì)應(yīng)位線之間的連線。如圖2所示,以芯片版本號(hào)為一個(gè)4bit的數(shù)據(jù)為例,需要畫出4個(gè)下拉NMOS及4個(gè)NMOS的漏端與各自對(duì)應(yīng)位線之間的連線。
在圖1和圖2中,不同的字線(wordline)以及位線通過(guò)地址信號(hào)的譯碼來(lái)控制,一次只可能有一個(gè)字線有效和一個(gè)位線被選通。根據(jù)ROM中的電路結(jié)構(gòu),利用ROM中已有的一個(gè)上拉和下拉電路,實(shí)現(xiàn)輸出芯片版本號(hào)的功能。
假設(shè)芯片版本號(hào)為“0”時(shí),芯片版本號(hào)對(duì)應(yīng)存儲(chǔ)地址處的位線與NMOS的漏端斷開,當(dāng)ROM處于讀出狀態(tài)時(shí),根據(jù)ROM讀出數(shù)據(jù)的原理,位線都先會(huì)被預(yù)充電到VDD,芯片版本號(hào)對(duì)應(yīng)地址被選通時(shí),N管打開,漏端為接地(GND),由于漏端與位線之間不存在通路,位線上仍為預(yù)充電的VDD,經(jīng)過(guò)讀出電路后,ROM輸出“0”。假設(shè)芯片版本號(hào)為“1”時(shí),芯片版本號(hào)對(duì)應(yīng)存儲(chǔ)地址處的位線與NMOS的漏端通過(guò)via相連,當(dāng)ROM處于讀出狀態(tài)時(shí),NMOS會(huì)將位線上預(yù)充電的VDD下拉至GND,位線的電平經(jīng)過(guò)讀出電路后,ROM輸出“1”。
目前,每一個(gè)NMOS的漏端與對(duì)應(yīng)位線之間的連線的版圖(layout)如圖3所示,位線被固化在金屬層(Metal)1中,漏端被固化在金屬層2中,若漏端與位線之間需要存在通路,則在金屬層1與金屬層2之間設(shè)置連接層,否則不在金屬層1與金屬層2之間設(shè)置連接層。
在實(shí)現(xiàn)本發(fā)明的過(guò)程中,發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中存在以下技術(shù)問(wèn)題:
按照上述方式布署NMOS的漏端與對(duì)應(yīng)位線之間的連線的版圖時(shí),若需要修改漏端與位線之間的連接狀態(tài),則只能修改連接層來(lái)實(shí)現(xiàn),例如,若需要將漏端與位線之間的連接狀態(tài)由連接改為斷開,則需要?jiǎng)h除金屬層1與金屬層2之間已有的連接層,若需要將漏端與位線之間的連接狀態(tài)由斷開改為連接,則需要在金屬層1與金屬層2之間增加連接層,修改方式比較單一。
發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種半導(dǎo)體裝置、芯片及修改比特?cái)?shù)據(jù)的方法,用于增加對(duì)芯片中記錄的比特?cái)?shù)據(jù)進(jìn)行修改的修改方式。
一種半導(dǎo)體裝置,該裝置具有能夠?qū)崿F(xiàn)兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開狀態(tài)的結(jié)構(gòu),通過(guò)在兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開的狀態(tài),實(shí)現(xiàn)更改連接狀態(tài)所需要更改的版圖層的數(shù)目最小。
一種包括版本號(hào)的芯片,具有能夠?qū)崿F(xiàn)兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開狀態(tài)的結(jié)構(gòu),通過(guò)在兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開的狀態(tài),實(shí)現(xiàn)更改連接狀態(tài)所需要更改的版圖層的數(shù)目最小。
一種記錄比特?cái)?shù)據(jù)的芯片,該芯片包括:
N列金屬層,每一列包括M層金屬層,N和M為不小于2的整數(shù);
用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中,所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中;
N列M層金屬層中存在K1對(duì)位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層,K1為大于0并且不大于(N-1)*M的整數(shù);N列M層金屬層中存在L對(duì)位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層,使得所述位線與所述漏端之間存在通路;或者,
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于炬力集成電路設(shè)計(jì)有限公司,未經(jīng)炬力集成電路設(shè)計(jì)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010609607.1/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。





