[發(fā)明專利]P型高濃度摻雜硅及BCD產(chǎn)品P溝道MOS管制作工藝

有效

• 申請(qǐng)?zhí)枺?/td>: 201010608139.6
• 申請(qǐng)日: 2010-12-16
• 公開（公告）號(hào): CN102569084A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設(shè)計(jì)）人: 潘光燃
• 申請(qǐng)（專利權(quán)）人: 北大方正集團(tuán)有限公司;深圳方正微電子有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L21/265;H01L21/20
• 代理公司: 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司 11291
• 代理人: 黃志華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體芯片制造工藝技術(shù)領(lǐng)域，尤其涉及一種P型高濃度摻雜硅及BCD產(chǎn)品P溝道MOS管制作工藝。

背景技術(shù)

不含雜質(zhì)的硅稱之為本征硅，在本征硅中摻入特定的雜質(zhì)，即可形成顯現(xiàn)導(dǎo)電特性的N型硅或P型硅，具體的向本征硅中摻入V族元素(比如磷、砷、銻)后可以形成N型硅，向本征硅中摻入III族元素(比如硼)后則形成P型硅。業(yè)內(nèi)統(tǒng)一規(guī)定將高濃度摻雜的N型硅或P型硅用正號(hào)表示，將低濃度摻雜的N型硅或P型硅用負(fù)號(hào)表示。在未飽和的情況下，硅中的摻雜濃度越高，電阻率越低。通過合金法或擴(kuò)散法將P型硅和N型硅壓合在一起，則在兩者交接面附近形成一個(gè)極薄的特殊區(qū)域，稱為PN結(jié)。

PN結(jié)為構(gòu)成集成電路的最基本的單元，無(wú)論是雙極型晶體管、互補(bǔ)型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體(CMOS)管還是雙擴(kuò)散型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體(DMOS)管都是由PN結(jié)構(gòu)成的。而雙極型晶體管、CMOS以及DMOS又是構(gòu)成BCD產(chǎn)品的必要部分：BCD產(chǎn)品是把雙極型晶體管(Bipolar)、互補(bǔ)型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體(CMOS)和雙擴(kuò)散型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(DMOS)三種器件集成在一起的半導(dǎo)體芯片，“BCD”是這三種器件的英文單詞的首先字母的組合。

圖1為一種P溝道MOS管的組成結(jié)構(gòu)示意圖，該P(yáng)溝道MOS管包括多晶硅柵區(qū)、源區(qū)、漏區(qū)和阱區(qū)，其中源區(qū)和漏區(qū)為P型高濃度摻雜的硅(P+)，阱區(qū)為N型低濃度摻雜的硅(N-)，P+源區(qū)和P+漏區(qū)都與N-阱區(qū)各構(gòu)成一個(gè)PN結(jié)。圖2為一個(gè)PNP三極管的結(jié)構(gòu)示意圖，其由發(fā)射區(qū)，基區(qū)和集電區(qū)組成，其中基區(qū)為N型低濃度摻雜的硅(N-)，發(fā)射區(qū)為P型高濃度摻雜的硅(P+)，集電區(qū)為P型襯底，P+發(fā)射區(qū)與N-基區(qū)構(gòu)成一個(gè)PN結(jié)(P+/N-結(jié))，P型襯底與N-基區(qū)構(gòu)成一個(gè)PN結(jié)(P-/N-結(jié))。

為了減低芯片的功耗，提高電流能力及工作速度，需要提高BCD產(chǎn)品中P型高濃度摻雜區(qū)的摻雜濃度，而在BCD工藝技術(shù)中，在形成P型高濃度摻雜區(qū)時(shí)，采用離子注入工藝將二氟化硼注入硅表面，然后進(jìn)行高溫退火處理。但是在注入二氟化硼時(shí)，由于二氟化硼分子量很大，所以對(duì)硅表面產(chǎn)生非常大的撞擊，以致?lián)p傷硅表面，形成晶格缺陷，雖然一部分晶格缺陷可以在后續(xù)的高溫退火工藝中修復(fù)，但是也可能無(wú)法修復(fù)仍然存留在硅表層中成為永久的晶格缺陷。另外，二氟化硼分子中的硼原子和氟原子在撞擊硅表面時(shí)發(fā)生分解，在進(jìn)行高溫退火處理時(shí)，其中一部分氟原子從硅表面揮發(fā)，另一部氟原子可能會(huì)與干法刻蝕和離子注入產(chǎn)生的硅表層損傷以及其它缺陷相結(jié)合甚至在損傷區(qū)成團(tuán)狀，形成永久的晶格缺陷。

以上兩種機(jī)理形成的永久晶格缺陷將存留在P型高濃度摻雜硅中，導(dǎo)致由P+區(qū)與N型硅(N-或N+區(qū))形成的PN結(jié)中存在漏電通道，并且單位面積的晶格缺陷密度越大、以及晶格缺陷在硅表層的深度越大，PN結(jié)的漏電流也就越大，當(dāng)漏電流達(dá)到芯片不能容許的程度時(shí)，即出現(xiàn)芯片失效。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實(shí)施例提供一種P型高濃度摻雜硅及BCD產(chǎn)品P溝道MOS管制作工藝，用以解決現(xiàn)有技術(shù)中制作的P型高濃度摻雜硅由于晶格缺陷導(dǎo)致的漏電問題。

本發(fā)明實(shí)施例提供的一種P型高濃度摻雜硅的工藝實(shí)現(xiàn)方法，包括：

低壓淀積氧化硅介質(zhì)層；

對(duì)襯底進(jìn)行光刻，定義注入?yún)^(qū)域；

在定義的注入?yún)^(qū)域內(nèi)，注入硼離子；

對(duì)注入的硼離子進(jìn)行高溫退火。

本發(fā)明實(shí)施例提供的一種BCD產(chǎn)品中的P溝道MOS管的制作工藝，包括：

對(duì)襯底進(jìn)行光刻，定義注入?yún)^(qū)域，注入磷離子并擴(kuò)散制作N型低濃度摻雜區(qū)；

低壓淀積氮化硅介質(zhì)層；

對(duì)襯底進(jìn)行光刻，定義刻蝕區(qū)域，采用等離子體刻蝕氮化硅；

生長(zhǎng)二氧化硅場(chǎng)區(qū)氧化層，剝離氮化硅；

高溫氧化生成柵氧化層；

低壓淀積多晶硅層；

對(duì)襯底進(jìn)行光刻，定義刻蝕區(qū)域，采用等離子體刻蝕多晶硅層；

對(duì)襯底進(jìn)行光刻，定義注入?yún)^(qū)域，注入磷離子或砷離子并進(jìn)行高溫退火制作N型高濃度摻雜區(qū)；

低壓淀積氧化硅介質(zhì)層；

對(duì)襯底進(jìn)行光刻，定義注入?yún)^(qū)域，在定義的注入?yún)^(qū)域內(nèi)，注入硼離子，對(duì)注入的硼離子進(jìn)行高溫退火制作P型高濃度摻雜區(qū)。