[發明專利]用于制造NMOS半導體器件的方法

有效

• 申請號: 201010600601.8
• 申請日: 2010-12-22
• 公開（公告）號: CN102569080A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 吳兵;宋化龍
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L21/28
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及半導體制造工藝，特別涉及利用應力記憶技術制造NMOS半導體器件的工藝。

背景技術

集成電路的制造需要根據指定的電路布局在給定的芯片區域上形成大量的電路元件?？紤]到操作速度、耗電量及成本效率的優異特性，COMS技術目前是最有前景的用于制造復雜電路的方法之一。在使用COMS技術制造復雜的集成電路時，有數百萬個晶體管（例如，N溝道晶體管與P溝道晶體管）形成于包含結晶半導體層的襯底上。不論所研究的是N溝道晶體管還是P溝道晶體管，MOS晶體管都含有所謂的PN結，PN結由以下兩者的界面形成：高濃度摻雜的漏極/源極區、以及配置于該漏極區與該源極區之間的反向摻雜溝道。

目前較為普遍應用的在溝道區產生應變的技術是一種被稱為“應力記憶”的技術。現有技術中采用應力記憶技術制造半導體器件100的方法如圖1A至1F所示。如圖1A所示，提供一襯底101，材料可以選擇為單晶硅襯底。在襯底101上沉積一層柵極氧化層102，可以選擇為利用氧化工藝在氧蒸氣環境中溫度約在800~1000攝氏度下形成柵極氧化層102。然后在柵極氧化層102上以化學氣相沉積（CVD）法沉積一層摻雜多晶硅層。刻蝕柵極氧化層102以及多晶硅層形成柵電極103。接著，如圖1B所示，在柵極氧化層102、柵電極103的側壁上以及襯底101上面以CVD方法沉積間隙壁絕緣層104A以及104B，此時會同時在襯底101的背面生長同樣成分的第一絕緣層105，材料可以選擇為SiO₂。然后，如圖1C所示，在間隙壁絕緣層104A以及104B的側壁上形成間隙壁106A以及106B，此時會同時在第一絕緣層105的背側生成第二絕緣層107，材料可以選擇為SiN。接著實施離子注入工藝形成源/漏極112A與112B。接下來，如圖1D所示，在間隙壁106A以及106B上面以CVD方法沉積一層氧化層作為蝕刻停止層108，其厚度為30~200埃。然后，在蝕刻停止層108上以CVD方法沉積一層高應力誘發層109，形成條件為，源氣體的氣壓為5torr，功率為100w，所采用的源氣體優選為SiH₄、NH₃與N₂的混合氣體。SiH₄的流速為50sccm，NH₃的流速為3200sccm，N₂的流速為10000sccm，溫度為480攝氏度，壓力為900MPa。其中，sccm是標準狀態下，也就是1個大氣壓、25攝氏度下每分鐘1立方厘米(1ml/min)的流量，1torr≈133.32帕斯卡。接著，如圖1E所示，在半導體器件上涂敷一層具有圖案的光刻膠（未示出），進行光刻，施以蝕刻步驟將高應力誘發層109薄化，成為高應力誘發層109’。接著，進行灰化工藝，去除光刻膠（未示出）。將該半導體器件100施以快速熱退火（RTA）工藝，其工藝溫度范圍為1000~1100攝氏度。最后，如圖1F所示，施以干刻蝕工藝將薄化的高應力誘發層109’?和蝕刻停止層108移除，蝕刻液例如選擇磷酸溶液，同時襯底101背側的第二絕緣層107以及第一絕緣層105也被移除。

在低于65納米工藝的先進的CMOS技術中，由于鎳化硅具有低薄膜電阻和中等的硅消耗量的性質，并且具有更低的退火溫度，所以鎳化硅被廣泛用作接觸（contact）自對準多晶硅化物。然而，尤其是在現有工藝過程中的NMOS器件上，在采用應力記憶處理的過程以及后面的退火處理過程中會產生缺陷或位錯，而鎳很容易沿著缺陷路徑擴散進入襯底而導致鎳侵蝕。因此缺陷或位錯的產生是后面形成自對準多晶硅化物期間發生鎳侵蝕以及使結的漏電和源漏擊穿電壓的性能變差的一個原因。由此可知，在半導體制造過程中對于上述缺陷的控制是非常關鍵的。

圖2是現有技術中采用應力記憶技術制造NMOS半導體器件的方法200流程圖。在這里對現有技術中的方法進行了概括。如圖2所示，在步驟201，提供半導體前端器件，半導體前端器件包括襯底和柵極，其中柵極位于襯底的上面，這里的步驟201概括了前述方法中實施離子注入工藝之前的各個步驟。在步驟202，對半導體前端器件進行N型離子注入，用以形成NMOS器件的源/漏區。如圖2所示，其中具有P阱的半導體器件為NMOS器件，具有N阱的半導體器件為PMOS器件。在步驟203，對半導體前端器件進行應力記憶技術處理，包括沉積蝕刻停止層、沉積高應力誘發層、涂覆光刻膠并進行光刻、施以蝕刻以及進行灰化工藝。在步驟204，對半導體前端器件進行退火，可包括源漏雜質活化的尖峰退火和毫秒級退火，用以在所述NMOS器件的源漏區表面形成自對準硅化物。