[發(fā)明專利]OTP電路

有效

• 申請?zhí)枺?/td>: 201010600551.3
• 申請日: 2010-12-22
• 公開（公告）號: CN102543199A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設計）人: 郭璐
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: G11C17/08
• 分類號: G11C17/08
• 代理公司: 上海浦一知識產(chǎn)權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發(fā)明涉及一種半導體集成電路，特別是涉及一種OTP電路。

背景技術

OTP是一種廣泛應用于集成電路設計中的非揮發(fā)性存儲器件，具有工藝簡單、成本低的特點。現(xiàn)有OTP電路一般采用電流型的靈敏放大器(SA)，即通過將存儲單元電流與一路基準電流相比較讀出數(shù)據(jù)。如圖1所示為現(xiàn)有OTP電路示意圖，包括基準電流源電路及其鏡像電路、存儲單元及選擇電路、及存儲單元及選擇電路的鏡像電路、輸出電路。由基準電流源Iref和NMOS管N1串聯(lián)組成所述基準電流源電路；由NMOS管N2和PMOS管P4串聯(lián)組成所述基準電流源電路的鏡像電路；存儲單元及選擇電路由PMOS管P1、PMOS管P2、NMOS管N3組成串聯(lián)組成，所述PMOS管P1為一個比特的存儲單元并用于存儲信息；所述行地址選擇信號WL連接所述PMOS管P1的柵極、所述列地址選擇信號Bsel連接所述PMOS管P2de柵極，通過所述行地址選擇信號WL、所述列地址選擇信號Bsel選擇所述存儲單元及選擇電路并輸出一存儲單元電流；所述存儲單元及選擇電路的鏡像電路由PMOS管P3及NMOS管N4串聯(lián)而成；所述基準電流源電路的鏡像電路和所述存儲單元及選擇電路的鏡像電路組成一比較電路，用于比較所述基準電流源Iref的基準電流和所述存儲單元電流；所述輸出電路由兩個反相器串聯(lián)形成，根據(jù)所述基準電流源Iref的基準電流和所述存儲單元電流的比較結果在輸出端Dout讀出所述存儲單元信息。

圖1中只顯示了一比特存儲單元器件，實際電路中包含N比特存儲單元器件。所述基準電流源Iref的基準電流為N比特存儲單元電流的平均值。將基準電流與存儲單元電流分別進行鏡像，兩路鏡像電流經(jīng)過比較后最終讀出存儲數(shù)據(jù)。現(xiàn)有OTP電路要求在一個讀周期內保證基準電流與存儲單元電流的持續(xù)穩(wěn)定，因此具有較大的靜態(tài)功耗，所以現(xiàn)有OTP電路的讀功耗主要表現(xiàn)為靜態(tài)功耗。設輸出數(shù)據(jù)位為M，基準電流為N比特存儲單元電流平均值的一半，每個存儲單元電流值為I₀，則現(xiàn)有OTP電路讀取數(shù)據(jù)時的最大靜態(tài)功耗I為：I＝(N+2M+0.5)×I₀。

發(fā)明內容

本發(fā)明所要解決的技術問題是提供一種OTP電路，能極大地降低讀取數(shù)據(jù)時的功耗。

為解決上述技術問題，本發(fā)明提供的OTP電路包括：基準電流源電路、存儲單元及其選擇電路、雙穩(wěn)態(tài)電壓比較電路。所述基準電流源電路用于為OTP電路的讀取提供一基準電流，所述基準電流源電路的輸出端和所述雙穩(wěn)態(tài)電壓比較電路的第一輸入端相連，所述基準電流源電路的輸入端和第一組脈沖信號相連，當所述第一組脈沖信號有效后，所述基準電流源電路的基準電流輸入到所述雙穩(wěn)態(tài)電壓比較電路中。所述存儲單元及其選擇電路用于存儲信息，所述存儲單元及其選擇電路的輸出端和所述雙穩(wěn)態(tài)電壓比較電路的第二輸入端相連，所述存儲單元及其選擇電路的輸入端分別和地址選擇信號、第一組脈沖信號相連接；所述第一組脈沖信號由所述地址選擇信號切換時觸發(fā)產(chǎn)生；所述地址選擇信號、所述第一組脈沖信號有效后，所述存儲單元及其選擇電路輸出一和所述存儲信息相對應的存儲單元電流到所述雙穩(wěn)態(tài)電壓比較電路中。所述雙穩(wěn)態(tài)電壓比較電路還包括控制信號輸入端，所述控制信號輸入端分別和第二組脈沖信號、第三組脈沖信號相連；所述第二組脈沖信號、所述第三組脈沖信號都和所述第一組脈沖信號延遲一相同時間，且所述第二種脈沖信號和所述第三組脈沖信號反相；當所述第二組脈沖信號、所述第三組脈沖信號有效后，所述雙穩(wěn)態(tài)電壓比較電路通過比較所輸入的所述基準電流和所述存儲單元電流后在所述雙穩(wěn)態(tài)電壓比較電路的輸出端輸出所述存儲信息。

更優(yōu)選擇，所述基準電流源電路由串聯(lián)的基準電流源、第一NMOS管、第二NMOS管組成，所述基準電流源連接在正電源電壓和所述第一NMOS管的漏極之間，所述第一NMOS管的源極和所述第二NMOS管的漏極相連、所述第二NMOS管的源極和地相連；所述第一NMOS管和所述第二NMOS管的柵極都和所述第一組脈沖信號相連；所述第一NMOS管的源極作為所述基準電流源電路的輸出端并和所述雙穩(wěn)態(tài)電壓比較電路的第一輸入端相連。