[發明專利]檢測電路延時和時序的方法及采用該方法校準延時的方法

有效

• 申請號: 201010600544.3
• 申請日: 2010-12-22
• 公開（公告）號: CN102571041A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 董喬華
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H03K5/13
• 分類號: H03K5/13
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種檢測電路延時的方法。

背景技術

現有的延時電路主要使用在時序電路的設計中，通過一個主信號，加上不同的延時和邏輯運算實現所需的各種時序。由于延時的準確性往往會影響到時序的正確性，從而對延時的考量就顯得尤為重要。

現有的測試延時的方法主要有：

(1)通過一個測試信號的上升沿或下降沿去采樣延時輸出的信號，通過采樣輸出和一些運算，得出具體的延時。該方法中需要額外的采樣信號，采樣電路，且每次測試只能完成一次采樣，因此具有較大的誤差。

(2)通過奇數個反相器串聯的電路(見圖1(1))來測試延時。在這種結構中使用相同的反向器組成環形振蕩器，測試環形振蕩器的頻率后經過運算得到實際的反相器延時。該方法無法僅測試上升沿或下降沿延時，還受到實際頻率可測性帶來的影響，可能是對環形振蕩器比較龐大。

(3)通過RC電路來測試延時。具體為通過測試電路中電阻R和電容C的值來換算具體的延時。由于電阻R和電容C受布局的影響較大，導致實際的延時電路仍然有偏差。

(4)通過電流控制反相器電路來測試。該方法通過測試電流，然后換算延時。該方法無法涵蓋具體反向器的工藝偏差所帶來的影響。

發明內容

本發明要解決的技術問題是提供一種檢測電路延時和時序的方法，其能

為解決上述技術問題，本發明的檢測電路延時和時序的方法，包含如下步驟：

1)將主時序信號和待檢測的延時時序信號進行邏輯與操作，產生測試時序信號；

2)利用第二計數器對所述測試時序信號的延時邊沿進行計數，同時根據主時序信號的下降沿和第一個計數器產生使能信號，所述使能信號用于驅動邏輯電路分時進行采樣計數值，分析計數值并進行判斷，所述計數使能信號的高電平時長為所述主時序信號的固定周期；

3)采用以下標準對計數結果進行判斷，當計數值大于或等于所述固定周期時，判斷時序正確；當計數值小于所述固定周期時，判斷時序錯誤，其中時序正確表示延時小于主時序信號的周期；

4)變換主時序信號的周期，重復操作步驟1)至3)，通過多次逼近找到時序正確和時序錯誤的臨界點，該臨界點所對應的周期即為所述待檢測的延時時序信號的實際延時。

本發明還公開一種校準延時的方法，為采用上述方法來檢測出電路的延時，之后根據與標準延時的偏差進行校準調整，至調整后的電路延時達到設計目標為止。

本發明還公開了一種延時檢測電路，其包括：

包括測試時序信號產生電路，用于根據外部信號將主時序信號和待檢測的延時時序信號進行邏輯與操作產生測試時序信號；

使能信號產生電路，用于根據所述主時序信號的下降沿和第一計數器產生使能信號，所述使能信號用于驅動邏輯電路分時進行采樣計數值，分析計數值并進行判斷，所述計數使能信號的高電平時長為所述主時序信號的固定周期；

第二計數器，用于根據所述使能信號對所述測試時序信號的延時邊沿進行計數；

計數結果判斷模塊，用于在所述使能信號的作用下，通過所述邏輯電路分時進行采樣計數值，分析計數值以及通過判斷給出標志位，所述判斷標準為：當計數值大于等于所述固定周期時，判斷時序正確；當計數值小于所述固定周期時，判斷時序錯誤，其中時序正確表示延時小于主時序信號的周期。

本發明的檢測電路延時和時序的方法中，通過時序的主信號本身的周期來檢查延時電路的具體延時，減少了信號源的使用。通過產生新的測試時序信號，實現檢測信號只與主信號的上升沿有關，避免主信號的占空比對檢測的干擾。更進一步的，本發明的方法設置輸出標志為，通過判斷輸出標志位的狀態，找出臨界狀態，臨界狀態下的主信號的周期直接就是延時電路的實際延時，無須換算。可以通過該測試延時的辦法，校準延時，使延時達到設計的要求。另外，本發明的延時檢測電路，可有數字電路來實現計數比較等，可以較快的完成延時計算，且精確度高。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1為現有的延時檢測電路結構示意圖；

圖2為主時序信號、延時時序信號以及測試時序信號的示意圖；

圖3為計數使能信號的示意圖；

圖4為測試流程示意圖；

圖5為檢測時序信號的示意圖；

圖6為一具體的延時檢測電路應用示意圖。

具體實施方式