[發明專利]MIM電容器及其制備方法

有效

• 申請號: 201010599891.9
• 申請日: 2010-12-20
• 公開（公告）號: CN102544118A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 牛健;李廣福;楊林宏
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L29/92
• 分類號: H01L29/92;H01L21/334
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及半導體集成電路制備技術領域，尤其涉及一種MIM電容器及其制備方法。

背景技術

電容、電阻等被動元件(Passive?Circuit?Element)被廣泛應用于集成電路制作技術中，這些器件通常采用標準的集成電路工藝，利用摻雜單晶硅、摻雜多晶硅以及氧化膜或氮氧化膜等制成，比如多晶硅-介質膜-多晶硅(PIP，Poly-Insulator-Poly)電容。由于這些器件比較接近硅襯底，器件與襯底間的寄生電容使得器件的性能受到影響，尤其在射頻(RF)CMOS電路中，隨著頻率的上升，器件的性能下降很快。

金屬-絕緣體-金屬(MIM，Metal-Insulator-Metal)電容技術的開發為解決這一問題提供了有效的途徑，該技術將電容制作在互連層，即后道工藝(BEOL，Back?End?Of?Line)中，既與集成電路工藝相兼容，又通過拉遠被動器件與導電襯底間的距離，克服了寄生電容大、器件性能隨頻率增大而明顯下降的弊端，使得該技術逐漸成為了RF集成電路中制作被動電容器件的主流。

請參考圖1，圖1為MIM電容器的基本結構，如圖1所示，MIM電容器結構包括：

第一導電層101；

絕緣層102，制備在所述第一導電層101上；

第二導電層103，制備在所述絕緣層102上。

其中，所述第一導電層101和第二導電層103的制備方法為濺射，且所述第一導電層101和第二導電層103的金屬的晶粒大小為0.3um～0.7um。

然而，采用現有的方法制備的MIM電容器，其第一導電層和第二導電層在刻蝕的過程中極易產生金屬殘留，從而導致金屬橋接(bridge)，并進一步降低產品的成品率。并且由于每批次(lot)晶片的金屬沉積與另一批次(lot)晶片的金屬沉積可能不是連續進行的，期間濺射機臺存在停機時間(idle?time)，因此對于每批次晶片的第一片晶片，濺射機臺的運行存在不穩定的現象，從而對每批次的第一片晶片來說，金屬橋接現象更為明顯。

目前，解決金屬橋接的方法為：對MIM電容結構的第二導電層進行過刻蝕(over?etch)。并在對第一導電層進行刻蝕時，采用突破步驟刻蝕(Break?throughetch)，即：先刻蝕掉第二導電層；再刻蝕掉中間絕緣層，露出第一導電層；最后刻蝕第一導電層。

然而，由于MIM刻蝕工藝的窗口邊緣效應(Window?Marginal?Issue)，對第二導電層的過刻蝕將會導致在第一導電層上產生凹陷(micro?trench)，從而影響電路的性能；并且采用突破步驟刻蝕對第一導電層進行刻蝕，也會導致光阻的厚度不夠，并且會導致第一導電層的金屬圖形被破壞。

因此，有必要提供對現有的MIM電容器及其制備方法進行改進。

發明內容

本發明的目的在于提供一種MIM電容器及其制備方法，以減少MIM電容器在刻蝕過程中出現的金屬殘留問題。

為解決上述問題，本發明提出一種MIM電容器，該電容器包括：

第一導電層，其中，所述第一導電層的金屬的晶粒大小為1.2um～2.5um；

絕緣層，位于所述第一導電層上；

第二導電層，位于所述絕緣層上，其中，所述第二導電層的金屬的晶粒大小為1.2um～2.5um。

可選的，所述第一導電層的厚度為420nm～460nm，所述第二導電層的厚度為110nm～150nm。

可選的，所述第一導電層及所述第二導電層的材料為金屬鋁。

可選的，所述絕緣層的厚度為35nm～40nm。

可選的，所述絕緣層的材料為二氧化硅。

同時，為解決上述問題，本發明還提出一種MIM電容器的制備方法，該方法包括如下步驟：

在半導體襯底上沉積第一導電層，其中，所述第一導電層的金屬的晶粒大小為1.2um～2.5um；

在所述第一導電層上制備絕緣層；

在所述絕緣層上沉積第二導電層，其中，所述第二導電層的金屬的晶粒大小為1.2um～2.5um。

可選的，所述第一導電層的厚度為420nm～460nm，所述第二導電層的厚度為110nm～150nm。

可選的，所述第一導電層及所述第二導電層的材料為金屬鋁。

可選的，所述第一導電層及所述第二導電層的沉積方法為濺射。