[發明專利]CMP工藝缺陷檢測方法和淺溝槽隔離的制作方法

有效

• 申請號: 201010599263.0
• 申請日: 2010-12-21
• 公開（公告）號: CN102543786A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 陳亞威
• 申請（專利權）人: 無錫華潤上華半導體有限公司;無錫華潤上華科技有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/762
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮;李辰

技術領域

本發明涉及半導體制造技術，特別涉及一種CMP工藝缺陷檢測方法和淺溝槽隔離的制作方法。

背景技術

化學機械拋光(Chemical?Mechanical?Polishing，CMP)工藝是在無塵室的大氣環境中，利用機械力對晶片表面作用，在表面薄膜層產生斷裂腐蝕的動力，同時由研磨液中的化學物質通過反應來增加其斷裂腐蝕的效率，從而將晶片凹凸不平的表面平坦化。

目前，CMP工藝已經廣泛用于非金屬平坦化和金屬連線平坦化的過程。其中，淺溝槽隔離平坦化(STI?CMP)已成為制作器件之間絕緣隔離的關鍵技術。一般說來，制作STI的主要步驟包括：首先在晶片上刻蝕出淺溝槽，接著沉積隔離介質層填充溝槽、最后采用CMP工藝將晶片表面平坦化。

現有的一種STI?CMP工藝如圖1所示，襯底10表面具有有源區11和有源區之間的淺溝槽12，淺溝槽12外的襯底10表面具有拋光阻擋層13，所述拋光阻擋層13通常為氧化硅層，淺溝槽12和拋光阻擋層13上方覆蓋有隔離介質層14，所述隔離介質層14通常為氧化硅層。

STI?CMP工藝的目標是磨掉比拋光阻擋層13高的部分隔離介質層14，僅留下淺溝槽12內的部分隔離介質層14，從而實現平坦化。在拋光過程中，通過終點檢測的方法，當研磨界面從隔離介質層14過渡到拋光阻擋層13的時候停止拋光。拋光阻擋層13的厚度決定了CMP工藝允許的過度拋光量，并使拋光過程不至于把襯底10的有源區11暴露并帶來損傷。

化學機械拋光工藝中主要檢測參數包括：磨除速率(Removal?Rate)，研磨均勻性(Uniformity)以及缺陷量(Defect)。對于化學機械拋光而言，主要的缺陷種類包括表面小顆粒、表面刮傷、研磨劑殘留等。這些缺陷將直接影響最終集成電路產品的良率。

由于引起缺陷的原因復雜多變，在實際生產過程中，準確、及時的發現缺陷及其產生的原因是改善良率的前提條件。對于表面劃傷缺陷來說，一方面可能是由CMP工藝本身的研磨墊和研磨液導致，另一方面也可能由CMP工藝之前的其他工藝引起，因此，如何提供一種快速、準確確定缺陷種類的缺陷檢測方法，成為改善CMP工藝可靠性、提高產能的關鍵。

發明內容

本發明解決的問題是如何提供一種快速、準確確定缺陷產生原因的缺陷檢測方法，改善CMP工藝可靠性并提高產能。

本發明解決的另一種問題是如何提供一種淺溝槽隔離的制作方法，能夠改善工藝可靠性并提高產能。

為解決上述問題，本發明提供一種CMP工藝缺陷檢測方法，包括：

提供基底，所述基底具有至少兩個開口，所述開口之間具有半導體結構，所述半導體結構上具有研磨阻擋層；

在所述開口內的基底表面和研磨阻擋層上覆蓋介質層；

進行CMP工藝去除所述研磨阻擋層之上的介質層，從而平坦化所述基底表面，然后去除所述研磨阻擋層；

在開口內覆蓋介質層之前或者去除研磨阻擋層之后，測量所述半導體結構的關鍵尺寸；

檢測CMP工藝后基底表面是否具有劃痕缺陷，如果是，則進行下一步；

判斷所述半導體結構的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入。

所述判斷半導體結構的關鍵尺寸是否大于預設值的步驟還包括：如果否，則確定所述劃痕缺陷由CMP工藝本身引入。

所述開口為溝槽或通孔。

所述開口為淺溝槽，所述半導體結構為有源區。

所述關鍵尺寸是否大于預設值決定所述CMP工藝中是否采用反型掩膜層工藝。

所述反型掩膜層工藝包括以下步驟：

形成介質層之后，在所述介質層上形成反型掩膜層；

在所述反型掩膜層中形成所述半導體結構的圖案；

以具有半導體結構圖案的反型掩膜層為刻蝕阻擋層，刻蝕所述介質層；

去除所述反型掩膜層。

所述反型掩膜層中的半導體結構的圖案相對于半導體結構具有縮減尺寸，所述預設值為光刻膠縮減尺寸的兩倍。

所述測量半導體結構的關鍵尺寸采用非破壞式的測量方法。

還提供一種淺溝槽隔離的制作方法，包括以下步驟：

提供半導體襯底，所述半導體襯底具有多個有源區。

在所述半導體襯底表面形成研磨阻擋層。

在所述半導體襯底內多個有源區之間形成淺溝槽。

在所述淺溝槽內和研磨阻擋層上的半導體襯底表面形成介質層。