[發明專利]具有屏蔽柵的VDMOS結構及其制備方法

有效

• 申請號: 201010595051.5
• 申請日: 2010-12-17
• 公開（公告）號: CN102569385A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 金勤海;叢茂杰;周穎
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種VDMOS結構。本發明還涉及一種VDMOS結構的制備方法。

背景技術

隨著半導體制造工藝的不斷發展，對電源管理系統的轉換效率和尺寸要求日益提高。集成電路尺寸的縮小使得芯片操作電壓降低，因此系統的轉換效率和尺寸尤其重要。開關電源中開關的寄生電容是阻礙電源系統效率提高和尺寸減小的關鍵因素之一。

VDMOS(縱向雙擴散金屬氧化物半導體場效應晶體管)結構為電源管理系統的常用開關器件。傳統VDMOS只有一層柵(見圖1)，起控制開關導通和關斷的作用，其柵漏間的電容因米勒效應成為此器件最關鍵寄生電容，此電容的減小對開關功耗的減少和速度的提高起到舉足輕重的作用。功耗的減少使得效率提高，而速度的提高使得系統中的電感和電容尺寸減小。

因此，一個具有低寄生電容的VDMOS器件結構是需要的。

發明內容

本發明要解決的技術問題是提供一種具有屏蔽柵的VDMOS結構，其能降低器件的寄生電容。

為解決上述技術問題，本發明的具有屏蔽柵的VDMOS結構，為在VDMOS器件的漂移區上設置有屏蔽柵，所述VDMOS器件的控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加在所述屏蔽柵兩邊之上，該屏蔽柵與所述控制柵和所述漂移區之間均通過絕緣層隔離。

本發明還提供了一種具有屏蔽柵的VDMOS結構的制備方法，為在VDMOS器件的柵氧形成之后，包括如下步驟：

1)淀積第一層多晶硅，光刻刻蝕形成屏蔽柵，所述屏蔽柵位于漂移區之上；

2)在整個硅片表面氧化硅層，所述氧化硅層覆蓋所述屏蔽柵；

3)接著淀積第二層多晶硅，對所述第二層多晶硅進行光刻刻蝕，形成控制柵，所述控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加在所述屏蔽柵之上。

本發明的具有屏蔽柵的VDMOS結構，由于屏蔽柵的屏蔽作用，尤其是當屏蔽柵跟源有電連接時，使得控制柵與源極之間的電容跟傳統的VDMOS結構中的相比，大大減小了。因此米勒電容大大減少，開關功耗得以減少且開關速度得到大大提高。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1為現有的VDMOS結構的示意圖；

圖2為本發明的VDMOS結構的示意圖；

圖3為本發明的VDMOS結構的制備流程框圖；

圖4為本發明的制備方法中形成屏蔽柵后的結構示意圖；

圖5為本發明的制備方法中淀積第二層多晶硅后的結構示意圖；

圖6為本發明的制備方法中形成控制柵后的結構示意圖；

圖7為本發明的制備方法中形成體區的結構示意圖；

圖8為本發明的制備方法中形成源區后的結構示意圖。

具體實施方式

本發明的VDMOS結構(見圖2)，為在VDMOS器件的漂移區上設置有屏蔽柵，所述VDMOS器件的控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加在所述屏蔽柵之上，該屏蔽柵與所述控制柵和所述漂移區之間均通過絕緣層隔離。其中屏蔽柵中與控制柵重疊的部分大概可占總屏蔽柵長度的1/10-9/10。在一具體實施中，屏蔽柵長度為0.1-100微米，屏蔽柵的厚度為0.01-5微米。絕緣層最常用的可為氧化硅層。

屏蔽柵可設置為懸浮，也可通過互連金屬將其與VDMOS器件的源極進行電連接，其中圖2表示了懸浮屏蔽柵的結構。在將屏蔽柵和源極電連接時，柵源之間的電容降低得更小。

本發明的具有屏蔽柵的VDMOS結構的制備，其工藝實施步驟介紹如下(見圖3)：

1)在硅襯底上進行熱氧化生成二氧化硅，該層二氧化硅為器件的柵氧層。之后在二氧化硅上淀積多晶硅1(第一層多晶硅)，對多晶硅1進行光刻和刻蝕形成屏蔽柵(見圖4)。多晶硅的淀積通常可采用化學氣相淀積法，而多晶硅的刻蝕通常采用干法刻蝕工藝。柵氧層可同時進行刻蝕，也可在該步驟中予以保留。屏蔽柵的厚度為0.01-5微米。

2)接著在整個硅襯底上淀積氧化硅，氧化硅層覆蓋屏蔽柵。