[發(fā)明專利]具有屏蔽柵的VDMOS結(jié)構(gòu)及其制備方法

有效

• 申請?zhí)枺?/td>: 201010595051.5
• 申請日: 2010-12-17
• 公開（公告）號: CN102569385A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設(shè)計）人: 金勤海;叢茂杰;周穎
• 申請（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

1.一種具有屏蔽柵的VDMOS結(jié)構(gòu)，其特征在于：在VDMOS器件的漂移區(qū)上設(shè)置有屏蔽柵，所述VDMOS器件的控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加在所述屏蔽柵之上，該屏蔽柵與所述控制柵和所述漂移區(qū)之間均通過絕緣層隔離。

2.如權(quán)利要求1所述的VDMOS結(jié)構(gòu)，其特征在于：所述屏蔽柵設(shè)置為懸浮。

3.如權(quán)利要求1所述的VDMOS結(jié)構(gòu)，其特征在于：所述屏蔽柵與所述VDMOS器件的源極電連接。

4.如權(quán)利要求1至3中任一項所述的VDMOS結(jié)構(gòu)，其特征在于：所述控制柵對稱地疊加在所述屏蔽柵兩邊之上，所述屏蔽柵與所述控制柵重疊的部分可占總屏蔽柵長度的1/10至9/10之間。

5.如權(quán)利要求1至3中任一項權(quán)利要求所述的VDMOS結(jié)構(gòu)，其特征在于：所述屏蔽柵長度為0.1-100微米之間，所述屏蔽柵的厚度為0.01-5微米。

6.如權(quán)利要求1至3中任一項所述的VDMOS結(jié)構(gòu)，其特征在于：所述絕緣層為氧化硅層。

7.一種具有屏蔽柵的VDMOS結(jié)構(gòu)的制備方法，其特征在于，在VDMOS器件的柵氧形成之后，包括如下步驟：

1)淀積第一層多晶硅，光刻刻蝕形成屏蔽柵，所述屏蔽柵位于漂移區(qū)之上；

2)在整個硅片表面氧化硅層，所述氧化硅層覆蓋所述屏蔽柵；

3)接著淀積第二層多晶硅，對所述第二層多晶硅進(jìn)行光刻刻蝕，形成控制柵，所述控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加所述屏蔽柵之上。

8.如權(quán)利要求7所述的制備方法，其特征在于：還包括將所述VDMOS器件的源極與所述屏蔽柵形成電連接的步驟。

9.如權(quán)利要求7或8所述的制備方法，其特征在于：所述屏蔽柵與所述控制柵重疊的部分為總屏蔽柵長度的1/10-9/10。

10.如權(quán)利要求7或8所述的制備方法，其特征在于：所述屏蔽柵的厚度為0.01-5微米。