[發(fā)明專利]消隱基元屏蔽電路

有效

• 申請?zhí)枺?/td>: 201010593983.6
• 申請日: 2010-12-17
• 公開（公告）號: CN102128954A
• 公開（公告）日: 2011-07-20
• 發(fā)明（設(shè)計）人: Q.T.特蘭
• 申請（專利權(quán)）人: 特克特朗尼克公司
• 主分類號: G01R1/00
• 分類號: G01R1/00;G01R13/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 馬永利;王洪斌

1.?一種消隱基元屏蔽電路，包括：

存儲器，用于存儲參考數(shù)據(jù)且包括生成存儲器地址以輸出參考數(shù)據(jù)的存儲器控制器；

延遲電路，用于接收具有消隱基元的并行數(shù)據(jù)且生成經(jīng)延遲的并行數(shù)據(jù)；

模式檢測器，用于接收經(jīng)延遲的并行數(shù)據(jù)和所選數(shù)據(jù)模式，且響應(yīng)于在經(jīng)延遲的并行數(shù)據(jù)中對所選數(shù)據(jù)模式的檢測而生成同步信號以及生成表示經(jīng)延遲的并行數(shù)據(jù)與所選數(shù)據(jù)模式之間的相位差的相位同步信號；

檢測器，用于接收并行數(shù)據(jù)和相位同步信號，且檢測并行數(shù)據(jù)中的消隱基元的出現(xiàn)，其中該檢測器生成用于抑制檢測的消隱基元的第一輸出信號以及耦合到存儲器以用于在消隱基元出現(xiàn)期間抑制從存儲器控制器生成存儲器地址的第二輸出信號；以及

比較器，用于接收來自存儲器的參考數(shù)據(jù)、來自延遲電路的經(jīng)延遲的并行數(shù)據(jù)、相位差信號以及來自檢測器的第一輸出信號，且在來自檢測器的第一輸出信號指示在并行數(shù)據(jù)中不存在消隱基元時生成位誤差輸出且在第一輸出信號指示在并行數(shù)據(jù)中存在消隱基元時抑制位誤差輸出的生成。

2.?根據(jù)權(quán)利要求1所述的消隱基元屏蔽電路，還包括計數(shù)器，該計數(shù)器被耦合以接收來自檢測器的第一輸出信號和時鐘信號，以及根據(jù)連續(xù)消隱基元期間的時鐘數(shù)目生成連續(xù)消隱基元的計數(shù)。

3.?根據(jù)權(quán)利要求2所述的消隱基元屏蔽電路，還包括寄存器，該寄存器從計數(shù)器接收計數(shù)且存儲連續(xù)消隱基元的最大計數(shù)。

4.?根據(jù)權(quán)利要求1所述的消隱基元屏蔽電路，還包括輸入，該輸入接收具有嵌入時鐘信號的串行數(shù)字數(shù)據(jù)且恢復嵌入的時鐘信號，且生成具有所選并行位數(shù)目的并行數(shù)據(jù)以及通過將恢復的時鐘信號除以等于所選并行位數(shù)目的值而得到的時鐘信號。

5.?根據(jù)權(quán)利要求1所述的消隱基元屏蔽電路，當比較器還包括多個比較器時，其中每個比較器接收參考數(shù)據(jù)、經(jīng)延遲的并行數(shù)據(jù)的子集以及來自檢測器的第一輸出信號，且在參考數(shù)據(jù)的位與經(jīng)延遲的并行數(shù)據(jù)的位失配時生成位誤差輸出。

6.?根據(jù)權(quán)利要求5所述的消隱基元屏蔽電路，當比較器還包括選擇器時，該選擇器從所述多個比較器接收位誤差輸出和相位同步信號以用于選擇性地輸出來自所述多個比較器中的比較器的、對應(yīng)于經(jīng)延遲的并行數(shù)據(jù)與所選數(shù)據(jù)模式之間的相位差的位誤差輸出。

7.?根據(jù)權(quán)利要求5所述的消隱基元屏蔽電路，當所述多個比較器中的每個比較器包括邏輯電路時，該邏輯電路接收參考數(shù)據(jù)、經(jīng)延遲的并行數(shù)據(jù)和檢測器的第一輸出信號，且在對應(yīng)于經(jīng)延遲的數(shù)據(jù)的位的參考數(shù)據(jù)的位失配且來自檢測器的第一輸出信號指示在并行數(shù)據(jù)中不存在消隱基元時生成位誤差輸出。

8.?根據(jù)權(quán)利要求5所述的消隱基元屏蔽電路，當所述多個比較器中的每個比較器包括邏輯電路時，該邏輯電路接收參考數(shù)據(jù)、經(jīng)延遲的并行數(shù)據(jù)和檢測器的第一輸出信號，且在對應(yīng)于經(jīng)延遲的數(shù)據(jù)的位的參考數(shù)據(jù)的位失配且來自檢測器的第一輸出信號指示在并行數(shù)據(jù)中存在消隱基元時抑制位誤差輸出。

9.?根據(jù)權(quán)利要求6所述的消隱基元屏蔽電路，當比較器還包括電路時，該電路從選擇器接收位誤差輸出且生成誤差信號。

10.?根據(jù)權(quán)利要求9所述的消隱基元屏蔽電路，其中接收位誤差輸出的電路是與非門。

11.?根據(jù)權(quán)利要求6所述的消隱基元屏蔽電路，還包括誤差計數(shù)器，該誤差計數(shù)器從選擇器接收位誤差輸出且生成誤差信號。

12.?根據(jù)權(quán)利要求11所述的消隱基元屏蔽電路，其中所述誤差計數(shù)器包括接收位誤差輸出的與非門。