[發明專利]一種在單塊芯片上集成高性能器件與低功耗器件的制造方法

有效

• 申請號: 201010592833.3
• 申請日: 2010-12-17
• 公開（公告）號: CN102104027A
• 公開（公告）日: 2011-06-22
• 發明（設計）人: 臧松干;王鵬飛;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L21/84
• 分類號: H01L21/84;H01L21/265
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明涉及一種半導體器件的制造方法，具體涉及一種在單塊芯片上集成碰撞電離場效應晶體管（IMOS）與隧穿場效應晶體管（TFET）的制造方法，屬于半導體器件制造技術領域。

背景技術

金屬-氧化物-硅場效應晶體管（MOSFET）的亞閾值擺幅(SS)定義為亞閾值區工作條件下，漏極電流變化一個數量級時所需要的柵極電壓增量，其公式為：

式中，是柵極電壓，為表面勢，為表面耗盡層電容，為柵極氧化層電容，為源漏之間的電流。理想情況下，的值為1，SS在室溫下可以達到最小值60mv/dec。受最小的SS值60mv/dec的限制，小尺寸情況下的MOSFET的開關速度較慢。碰撞電離型場效應晶體管（IFET）和隧穿場效應晶體管（TFET）可以通過改變的值來降低SS值。

隨著半導體集成電路技術的不斷發展，MOSFET的尺寸不斷縮小，單位陣列上的晶體管密度也越來越高，隨之而來的短溝道效應也愈加明顯。如今的集成電路器件技術節點已經微縮到30納米以下，隨著溝道長度的縮短，傳統的CMOS（Complementary?-?MOS）器件在漏電流指數增加的同時SS值也迅速上升，因此在增加芯片功耗的同時降低了芯片速度，需要新型的器件來克服這些困難。

高速芯片需要小的SS值，較小的SS?值能在提高器件頻率的同時降低芯片功耗。低功耗芯片不僅需要降低開關過程的功耗，同時需要降低standby狀態下的功耗。IMOS器件是一種開關速度快的高性能器件，但是其漏電流較大、功耗高；?TFET器件具有漏電流小、功耗低等優點，但是其驅動電流較小。

發明內容

本發明的目的在于提出一種半導體器件的制造方法，以達到在提高芯片速度的同時降低芯片功耗。

為達到本發明的上述目的，本發明提出了一種在單塊芯片上集成碰撞電離場效應晶體管（IMOS）與隧穿場效應晶體管（TFET）的制造方法，具體步驟包括：

提供一個絕緣體上的硅（SOI）襯底；

第一次離子注入，形成具有第一種摻雜類型的摻雜區；

第二次離子注入，形成具有第二種摻雜類型的摻雜區；

淀積第一層光刻膠，并光刻形成圖形；

第三次離子注入，形成具有第二種摻雜類型的摻雜區；

剝除第一層光刻膠；

淀積第二層光刻膠，并光刻形成圖形；

刻蝕硅層，形成器件的源區與溝道區部分；

剝除第二層光刻膠；

形成第一層絕緣薄膜；

形成第一層導電薄膜；

淀積第三層光刻膠，并光刻形成圖形；

刻蝕所述第一層絕緣薄膜、第一層導電薄膜形成器件的柵極結構；

剝除第三層光刻膠；

淀積第四層光刻膠，并光刻形成圖形；

刻蝕部分所述具有第一種摻雜類型的摻雜區，形成器件的隔離結構；

剝除第四層光刻膠；

形成第二層絕緣薄膜；

淀積第五層光刻膠，并光刻形成圖形；

刻蝕所述第二層絕緣薄膜形成接觸孔；

剝除第五層光刻膠；

形成金屬接觸。

進一步地，所述的第一層絕緣薄膜為SiO₂，或者為Ta₂O₅、Pr₂O₃、TiO₂、HfO₂、Al₂O₃或ZrO₂等高k柵介質材料，其厚度范圍為2-20納米。所述的第二層絕緣薄膜為氧化硅或者為氮化硅，其厚度范圍為50-500納米。所述的第一層導電薄膜為TiN、TaN、RuO₂、Ru、WSi合金或者為摻雜的多晶硅材料。

更進一步地，所述的第一種摻雜類型為N型，所述的第二種摻雜類型為P型；或者所述的第一種摻雜類型為P型，所述的第二種摻雜類型為N型。

本發明所提出的在單塊芯片上集成IMOS器件和TFET器件的制造方法中，通過控制第三次離子注入的劑量，不僅可以制造出相同溝道類型的TFET和IMOS，還可以制造出不同溝道類型的TFET與IMOS，直接構成反相器結構。

本發明所提出的在單塊芯片上集成IMOS器件和TFET器件的制造方法，不僅可以用于高速高性能集成電路制造，還可以用于低功耗集成電路制造；而且由于是在單塊芯片上同時制造，降低了生產成本。

附圖說明

圖1至圖9為本發明所提供的在單塊芯片上集成IMOS器件與TFET器件的制造工藝流程圖。

具體實施方式