[發(fā)明專利]自對準(zhǔn)阻擋層形成方法

有效

• 申請?zhí)枺?/td>: 201010584316.1
• 申請日: 2010-12-10
• 公開（公告）號: CN102543735A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設(shè)計）人: 周俊;陳薇宇;李紹彬;李赟
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司;中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路制造工藝，特別涉及一種自對準(zhǔn)阻擋層形成方法。

背景技術(shù)

在半導(dǎo)體制造工藝中，隨著器件尺寸的不斷減小，金屬氧化物半導(dǎo)體(metal-oxide-semiconductor，MOS)晶體管的制造方法也發(fā)生了許多的改進(jìn)，以制造出體積小而高品質(zhì)的MOS晶體管。現(xiàn)有的MOS晶體管制造方法是在半導(dǎo)體襯底上形成柵極結(jié)構(gòu)以后，再于柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻(spacer)，接著執(zhí)行離子注入工藝，以在所述側(cè)墻兩側(cè)的半導(dǎo)體襯底中形成源極和漏極。為了要將晶體管的柵極、源極和漏極電連接于電路中，需要形成接觸插塞(contact?plug)來進(jìn)行導(dǎo)通。通常接觸插塞的材質(zhì)為鎢、銅等金屬導(dǎo)體，然而所述接觸插塞與柵極結(jié)構(gòu)、源極和漏極等多晶硅或單晶硅等材質(zhì)之間的直接導(dǎo)通并不理想，因此為了改善金屬插塞與柵極結(jié)構(gòu)、源極和漏極之間的歐姆接觸，通常會在柵極結(jié)構(gòu)、源極和漏極的表面再形成一金屬硅化物。

現(xiàn)有的這一金屬硅化物通常是鈦或者鈷的金屬硅化物。在半導(dǎo)體制程中，鈦或鈷硅化物過程是一個自對準(zhǔn)的過程，也被稱為salicide過程。因?yàn)殁伝蜮捒梢耘c硅反應(yīng)，但是不會與硅氧化物(比如SiO₂)、硅氮化物(比如Si₃N₄)或者是硅氮氧化物(SiON)反應(yīng)。因此，鈦或鈷僅僅會尋找到硅的部分進(jìn)行反應(yīng)形成鈦或鈷硅化物，而對于由硅氧化物(比如SiO₂)、硅氮化物(比如Si₃N₄)或者是硅氮氧化物(SiON)所覆蓋的部分，不會進(jìn)行反應(yīng)，就好比鈦或鈷會自行對準(zhǔn)硅的部分。因此鈦或鈷硅化物過程被稱為自對準(zhǔn)過程，或者是自對準(zhǔn)硅化物過程(salicide)。

現(xiàn)有的MOS晶體管制造方法中，有一些器件如柵極結(jié)構(gòu)、源極和漏極需要自對準(zhǔn)過程，而有一些器件并不需要這一過程(這些器件也被稱為無需自對準(zhǔn)的器件)，比如在一些電路中就不需要自對準(zhǔn)過程。因此，在進(jìn)行自對準(zhǔn)過程形成鈦或鈷硅化物以前，就需要使用上面提到的鈦或鈷的特性，利用不會與鈦或鈷反應(yīng)的材料將無需自對準(zhǔn)的器件覆蓋起來。這種用于覆蓋那些無需自對準(zhǔn)的器件的材料稱為自對準(zhǔn)阻擋層(salicide?block?layer，SBL)。上述提到的硅氧化物(比如SiO₂)、硅氮化物(比如Si₃N₄)或者是硅氮氧化物(SiON)均可作為自對準(zhǔn)阻擋層，而現(xiàn)有的工藝中，通常利用富硅氧化物(silicon?rich?oxide，SRO)作為自對準(zhǔn)阻擋層。

此外，在現(xiàn)有的MOS晶體管制造工藝中，自對準(zhǔn)阻擋層除了能保護(hù)那些器件免于自對準(zhǔn)過程之外，還能在對半導(dǎo)體襯底執(zhí)行離子注入步驟，以在側(cè)墻兩側(cè)的半導(dǎo)體襯底中形成源極和漏極之后，執(zhí)行快速熱退火以激活摻雜離子時，防止注入離子如硼離子或者磷離子的擴(kuò)散。

如圖1所示，其為現(xiàn)有的自對準(zhǔn)阻擋層形成方法的流程示意圖。參考圖1，現(xiàn)有的自對準(zhǔn)阻擋層形成的方法包括：首先，執(zhí)行步驟S10，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)以及位于所述柵極結(jié)構(gòu)兩側(cè)的側(cè)墻，所述半導(dǎo)體襯底中形成有無需自對準(zhǔn)的器件；其次，執(zhí)行步驟S11，執(zhí)行離子注入工藝，以在所述側(cè)墻兩側(cè)的半導(dǎo)體襯底中形成源極和漏極；接著，執(zhí)行步驟S12，在所述半導(dǎo)體襯底、柵極結(jié)構(gòu)以及側(cè)墻表面形成自對準(zhǔn)阻擋層；然后，執(zhí)行步驟S13，執(zhí)行快速熱退火工藝；執(zhí)行步驟S14，在無需自對準(zhǔn)的器件上方的自對準(zhǔn)阻擋層表面形成掩膜層；之后，執(zhí)行步驟S15，刻蝕自對準(zhǔn)阻擋層。接下去，便可進(jìn)行后續(xù)的自對準(zhǔn)過程以于柵極結(jié)構(gòu)、源極和漏極的表面形成鈦或鈷硅化物。再接著，沉積層間絕緣膜(inter?layer?dielectric，ILD)，以隔離形成于半導(dǎo)體襯底上的各柵極、源極和漏極。

具體如圖2所示，其為現(xiàn)有的執(zhí)行自對準(zhǔn)阻擋層形成方法后半導(dǎo)體器件的剖面示意圖。請參考圖2，在半導(dǎo)體襯底1上形成有柵極結(jié)構(gòu)2、位于所述柵極結(jié)構(gòu)2兩側(cè)的側(cè)墻3、在所述側(cè)墻3兩側(cè)的半導(dǎo)體襯底1中的源極4和漏極5，以及用于覆蓋無需自對準(zhǔn)的器件(圖2中未示出)的自對準(zhǔn)阻擋層6″和覆蓋在其上的掩膜層7，并且，在側(cè)墻3上仍殘留有剩余的自對準(zhǔn)阻擋層6′。一般來說，該剩余的自對準(zhǔn)阻擋層6′的厚度約為100～200埃，在側(cè)墻3上仍殘留有剩余的自對準(zhǔn)阻擋層6′的原因在于，自對準(zhǔn)阻擋層在經(jīng)過快速熱退火工藝后變得致密，導(dǎo)致刻蝕工藝的刻蝕速率變慢，不容易被全部刻蝕掉，因此經(jīng)過刻蝕工藝后，在側(cè)墻3上仍殘留有剩余的自對準(zhǔn)阻擋層6′。