[發明專利]具有ECC電路的半導體存儲系統及其控制方法無效
| 申請號: | 201010580449.1 | 申請日: | 2010-12-09 |
| 公開(公告)號: | CN102110481A | 公開(公告)日: | 2011-06-29 |
| 發明(設計)人: | 申榮均;洪成熙;李大喜;金鍾佳 | 申請(專利權)人: | 海力士半導體有限公司;帕克斯磁盤有限公司 |
| 主分類號: | G11C29/42 | 分類號: | G11C29/42 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 郭放;黃啟行 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 ecc 電路 半導體 存儲系統 及其 控制 方法 | ||
相關申請的交叉引用
本申請要求2009年12月24日提交的韓國申請No.10-2009-0130740的優先權,其全部內容通過引用合并在本文中。
技術領域
本發明的各個實施例涉及半導體儲存系統及其控制方法,更具體而言涉及具有ECC電路的半導體儲存系統及其控制方法。
背景技術
非易失性存儲器通常在各種便攜式信息設備中用作儲存存儲器。近來,裝有取代硬盤驅動器(HDD,hard?disk?drive)的使用NAND快閃存儲器的固態驅動器(SSD,Solid?state?drive)的個人計算機(PC,personal?computer)已引進到市場,在不久的將來,固態驅動器(SSD)將在儲存器市場中比硬盤驅動器(HDD)更占優勢。
當更新諸如固態驅動器(SSD)的半導體儲存系統中的數據時,由于快閃存儲器的特性,在執行寫入操作之前,應當在選定的數據儲存區域中執行刪除操作。因此,對存儲單元的頻繁更新會導致存儲單元因頻繁的刪除和寫入操作而快速老化。因此,如果數據尺寸增加時,老化的區域會增大。此外,如果數據尺寸增加,則在快閃存儲器區中的數據的寫入占用時間增加,因此數據傳輸時間也會增加。另外,當使用NAND快閃存儲器的半導體儲存系統將數據寫入存儲單元中時,先前已儲存有數據的另一個單元的閾值電平會由于錯誤操作或對相鄰的存儲單元的寫入操作而改變。因此,如果閾值電平改變,數據讀取操作的準確度會降低。
因此,非常需要一種數據傳輸方法,其能夠在有限的存儲區中準確地儲存更多的數據,并且能夠使用存儲單元更長的時間。
發明內容
本發明的實施例包括糾正數據錯誤的半導體儲存系統。
本發明的實施例包括一種對糾正數據錯誤的半導體儲存系統進行控制的方法。
在本發明的一個實施例中,一種半導體儲存系統包括:具有多個存儲單元的存儲區;和具有數據控制單元的存儲控制器。數據控制單元包括寫入控制單元,所述寫入控制單元被配置為:在寫入操作期間對輸入數據執行第一錯誤檢查糾正(ECC,error?check?correction)編碼,以產生第一編碼輸入數據,壓縮第一編碼輸入數據以產生壓縮輸入數據,對壓縮輸入數據執行第二ECC編碼以產生第二編碼輸入數據,并將第二編碼輸入數據寫入存儲區中作為寫入數據。
在本發明的另一個實施例中,一種控制半導體儲存系統的方法包括以下步驟:(a)接收輸入數據;(b)對輸入數據執行第一錯誤檢查糾正(ECC)編碼,以產生第一編碼輸入數據;(c)壓縮第一編碼輸入數據,以產生壓縮輸入數據;(d)對壓縮輸入數據執行第二ECC編碼,以產生第二編碼輸入數據;以及(e)將第二編碼輸入數據寫入到半導體儲存系統的存儲區域中。
在本發明的另一個實施例中,一種半導體存儲設備包括:主機接口;微控制單元,被配置為經由主機接口接收輸入數據;具有數據控制單元的存儲控制器;以及具有多個存儲單元的存儲區域。數據控制單元包括寫入控制單元,所述寫入控制單元被配置為對輸入數據執行第一錯誤糾正編碼以產生第一編碼輸入數據和第一冗余數據,并壓縮第一編碼輸入數據和第一冗余數據以產生壓縮輸入數據。
附圖說明
結合附圖描述本發明的特征、方面和實施例,在附圖中:
圖1是表示根據本發明的一個實施例的半導體儲存系統的結構的框圖;
圖2是表示圖1的數據控制單元的結構的框圖;
圖3是表示圖2的數據結構關系的的框圖;以及
圖4和圖5是表示對根據本發明的一個實施例的半導體儲存系統進行控制的方法的流程圖。
具體實施方式
以下將通過優選實施例參照附圖描述根據本發明的具有ECC電路的半導體儲存系統及其控制方法。
另外,框圖中的每一個框可以表示模塊、部件或包括用于實施指定邏輯功能的一個或更多個可執行指令的代碼的一部分。還應當注意的是,在一些替代實施方式中,框中所記錄的功能可以依不同的順序發生。例如,相繼示出的兩個框實際上可以基本上同步地被執行,或者根據所涉及的功能而定,這些框有時可以用相反的順序來被執行。
在下文,參照圖1描述根據本發明的一個實施例的半導體儲存系統。
圖1是表示根據本發明的本實施例的半導體儲存系統100的結構的框圖。此處,以使用NAND快閃存儲器的系統作為半導體儲存系統100的一個實例。
參見圖1,半導體儲存系統100包括主機接口110、緩沖單元120、微控制單元(MCU,micro?control?unit)130、存儲控制器140和存儲區150。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司;帕克斯磁盤有限公司,未經海力士半導體有限公司;帕克斯磁盤有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010580449.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種認證方法、系統和裝置
- 下一篇:用于監控短程無線鏈路的質量的技術





