[發(fā)明專利]用于集成電路的襯底及其形成方法

無效

• 申請?zhí)枺?/td>: 201010574562.9
• 申請日: 2010-11-30
• 公開（公告）號: CN102479742A
• 公開（公告）日: 2012-05-30
• 發(fā)明（設計）人: 鐘匯才;梁擎擎;尹海洲;駱志炯
• 申請（專利權(quán)）人: 中國科學院微電子研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/02;H01L29/06
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李娜;王洪斌

技術領域

本發(fā)明涉及集成電路制造領域，尤其涉及用于集成電路的襯底及其制造方法。

背景技術

在集成電路制造工藝中，常常使用絕緣體上硅(SOI)襯底結(jié)合淺溝槽隔離(STI)來實現(xiàn)器件之間的完全隔離。附圖4a-d示出了一種現(xiàn)有技術中用于制造SOI襯底的方法。該方法使用硅晶片來制造SOI襯底，形成每個SOI襯底需要兩個硅晶片。圖5a-d示出了另一種制造SOI襯底的方法，該方法利用智能切割(Smart?Cut)技術提高了硅晶片的利用率。圖6示出了在SOI襯底上形成STI以實現(xiàn)器件的完全隔離。現(xiàn)有技術中形成SOI襯底的方法復雜且由于使用硅晶片數(shù)量多而昂貴，這大大限制了SOI襯底在集成電路工業(yè)中的廣泛應用。因此，需要一種技術來代替現(xiàn)有SOI襯底制造方法，以簡化工藝和降低成本。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種全新的方法來制造用于集成電路的襯底。本發(fā)明的方法通過在體材料上引入形成淺溝道隔離(STI)的原始工藝流，實現(xiàn)了與SOI襯底相同的器件隔離效果。

與現(xiàn)有技術相比，本發(fā)明使用廉價的體材料，降低了成本，并且本發(fā)明的襯底形成方法基于淺溝槽隔離工藝流，使得實現(xiàn)器件完全隔離所需的工藝流程大大簡化。

根據(jù)本發(fā)明的一種襯底制造方法包括步驟：在體硅材料上形成硬掩膜層；蝕刻該硬掩膜層以及該體硅材料以形成至少一個溝槽的第一部分，該第一部分用于實現(xiàn)淺溝槽隔離；在所述溝槽的側(cè)壁上形成電介質(zhì)膜；進一步蝕刻所述體硅材料，使得所述溝槽加深從而形成所述溝槽的第二部分；完全氧化或氮化所述溝槽的第二部分之間以及所述溝槽的第二部分與所述體硅材料的外側(cè)之間的所述體硅材料的部分；在所述溝槽的第一及第二部分中填充介電材料；以及除去所述硬掩膜層。

根據(jù)本發(fā)明的另一種襯底制造方法包括步驟：在形成了氮化鎵層或碳化硅層的體硅材料上形成硬掩膜層；蝕刻該硬掩膜層以及該氮化鎵層或碳化硅層以形成至少一個溝槽的第一部分，該第一部分貫穿所述氮化鎵層或碳化硅層并且用于實現(xiàn)淺溝槽隔離；在所述溝槽的側(cè)壁上形成電介質(zhì)膜；進一步蝕刻所述體硅材料，使得所述溝槽加深從而形成所述溝槽的第二部分；完全氧化或氮化所述溝槽的第二部分之間以及所述溝槽的第二部分與所述體硅材料的外側(cè)之間的所述體硅材料的部分；在所述溝槽的第一及第二部分中填充介電材料；以及除去所述硬掩膜層。

根據(jù)本發(fā)明的又一種制造襯底的方法包括步驟：在體半導體材料上形成硬掩膜層；蝕刻該硬掩膜層以及該體半導體材料以形成至少一個溝槽的第一部分，該第一部分用于實現(xiàn)淺溝槽隔離；在所述溝槽的側(cè)壁上形成電介質(zhì)膜；進一步蝕刻所述體硅材料，使得所述溝槽加深從而形成所述溝槽的第二部分；完全絕緣化所述第二部分之間以及所述第二部分與所述體半導體材料的外側(cè)之間的所述體半導體材料的部分；在所述溝槽的第一及第二部分中填充介電材料；以及除去所述硬掩膜層。

本發(fā)明還提供一種用于集成電路的襯底，該襯底包括：體半導體材料襯底；位于該體半導體材料襯底上的電介質(zhì)層；位于所述電介質(zhì)層上的半導體層，所述半導體層與所述體半導體材料襯底由相同的材料形成；至少一個溝槽，所述至少一個溝槽中的每一個具有第一部分和第二部分，所述第一部分位于所述半導體層中用于形成淺溝槽隔離，所述第二部分位于所述電介質(zhì)層中并且貫穿所述電介質(zhì)層，其中所述電介質(zhì)層是通過氧化或氮化所述體半導體材料襯底的一部分而形成的；并且所述溝槽的第一部分和第二部分中填充有同樣的電介質(zhì)材料，該電介質(zhì)材料不同于所述電介質(zhì)層的電介質(zhì)材料。

根據(jù)本發(fā)明的另一種襯底包括：體硅襯底；位于該體硅襯底上的電介質(zhì)層；位于所述電介質(zhì)層上的半導體層，該半導體層由碳化硅或氮化鎵形成；至少一個溝槽，所述至少一個溝槽中的每一個具有第一部分和第二部分，所述第一部分貫穿所述半導體層用于形成淺溝槽隔離，所述第二部分位于所述電介質(zhì)層中并且貫穿所述電介質(zhì)層，其中所述電介質(zhì)層是通過氧化或氮化所述體硅襯底的一部分而形成的；并且其中所述溝槽的第一部分和第二部分中填充有同樣的電介質(zhì)，該電介質(zhì)不同于形成所述電介質(zhì)層的材料。

附圖說明

圖1a-d示出了根據(jù)本發(fā)明不同實施例的襯底的示意圖。

圖2a-h示出了根據(jù)本發(fā)明的一個實施例制造用于集成電路的襯底的工藝流程的俯視圖，圖3a-h分別示出了沿圖2a-h中的AA’線截取的橫截面示意圖。

圖4a-d示出了現(xiàn)有技術中形成SOI襯底的方法，其中，圖4a示出了氧化兩個硅晶片，圖4b示出了將氧化后的兩個硅晶片鍵合在一起，圖4c示出了對上層硅晶片進行研磨，圖4d示出了經(jīng)退火和拋光后完成的SOI襯底。