[發明專利]半導體器件有效
| 申請號: | 201010563443.3 | 申請日: | 2010-11-25 |
| 公開(公告)號: | CN102074560A | 公開(公告)日: | 2011-05-25 |
| 發明(設計)人: | 川原潤;林喜宏;久米一平 | 申請(專利權)人: | 瑞薩電子株式會社 |
| 主分類號: | H01L27/04 | 分類號: | H01L27/04;H01L23/28;H01L23/522;H01L23/528;H01L23/532 |
| 代理公司: | 中原信達知識產權代理有限責任公司 11219 | 代理人: | 孫志湧;穆德駿 |
| 地址: | 日本神*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 | ||
本申請基于日本專利申請No.2009-267073,其內容通過引用并入這里。
技術領域
本發明涉及一種半導體器件。
背景技術
近年來,為了半導體器件的操作速度的增加,采取了減小邏輯電路部分中的接觸的高度的措施。通過日本特開專利公布No.2007-201101(專利文獻1)中描述的技術可以了解這種技術。根據專利文獻1,在邏輯電路部分中,通過在與互連同一高度的水平上形成上電容器互連,來連接電容元件的上電極,因此,可以減小邏輯電路部分中接觸(邏輯接觸)的縱橫比,同時確保足夠的電容元件的膜厚度,這既不需要形成所謂的板線的互連以連接上電極所單獨需要的工藝,也不需要專用的設備。
而且已對用于類似地減小邏輯電路部分中的接觸的高度的技術提出了各種提議[例如,參見日本特開專利公布No.2004-342787(專利文獻2)和2008-251763(專利文獻3)]。
專利文獻2描述了第一層互連形成在電容元件的中間位置,以降低接觸的高度,并且由此可以如專利文獻1中所描述的那樣類似地降低邏輯電路部分中的接觸的高度。
專利文獻3描述了通過在外圍電路區域中且在與要被連接到電容元件的下電極的焊盤相同的層中提供輔助互連,可以降低邏輯電路部分中的接觸的高度。
發明內容
然而,在專利文獻1至3中所描述的技術中,用于連接電容元件和晶體管的互連由具有高電阻率的鎢(W)組成。為此,上述的技術有時會受到降低邏輯電路的操作速度的困擾。
根據本發明,提供了一種半導體器件,其包括:
半導體襯底,其上形成有晶體管;
多層互連,形成在半導體襯底上,并且其中堆疊有分別由互連和絕緣膜組成的多個互連層;以及
電容元件,具有嵌入在多層互連中的下電極、電容器絕緣膜和上電極,以組成存儲元件;
進一步包括形成在電容元件和晶體管之間的至少一層鑲嵌結構的銅互連;
互連中的一個的上表面和電容元件的下表面幾乎在同一平面上對齊;以及
上述至少一層銅互連形成在電容元件上。
由于在電容元件和晶體管之間形成了至少一層鑲嵌結構的銅互連,所以可以減小互連電阻。因而,可以確保半導體器件的高速操作。
根據本發明,可以提供一種成功地抑制其操作速度降低的半導體器件。
附圖說明
從下面結合附圖的某些優選實施例的描述,本發明的以上和其他的目的、優點和特征將更加明顯,其中:
圖1A至1C是示出根據本發明第一實施例的半導體器件的截面圖;
圖2A、2B、3A、3B、4A、4B、5A、5B、6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A、11B、12A和12B是示出根據本發明的第一實施例的一個示例的半導體器件的制造步驟的截面圖;
圖13A至13C是示出根據本發明的第一實施例的修改示例的半導體器件的截面圖;
圖14A至14C是示出根據本發明的第一實施例的另一修改示例的半導體器件的截面圖;
圖15A至15C是示出根據本發明的第二實施例的一個示例的半導體器件的截面圖;
圖16是示出根據本發明的第一實施例的一個示例的圖2A中所示的半導體器件制造工藝中出現的布局的平面圖;
圖17是示出根據本發明的第一實施例的一個示例的圖3A中所示的半導體器件的制造工藝中出現的布局的平面圖;
圖18是示出根據本發明的第一實施例的一個示例的圖5A中所示的半導體器件的制造工藝中出現的布局的平面圖;
圖19是示出根據本發明的第一實施例的一個示例的圖6A中所示的半導體器件的制造工藝中出現的布局的平面圖;
圖20是示出根據本發明的第一實施例的一個示例的圖9A中所示的半導體器件的制造工藝中出現的布局的平面圖;
圖21是示出根據本發明的第一實施例的一個示例的圖12A中所示的半導體器件的制造工藝中出現的布局的平面圖;
圖22是示出根據本發明的第三實施例的一個示例的半導體器件的布局的平面圖;
圖23是示出根據本發明的第三實施例的另一示例的半導體器件的布局的平面圖;
圖24是示出根據本發明的第三實施例的修改示例的半導體器件的布局的平面圖;
圖25是示出根據本發明的第四實施例的一個示例的半導體器件的布局的平面圖;
圖26A和26B是示出根據本發明的第三實施例的半導體器件的截面圖;
圖27是示出根據本發明的第三實施例的一個示例的半導體器件的布局的平面圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于瑞薩電子株式會社,未經瑞薩電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010563443.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:集成電路結構
- 下一篇:印刷線路板芯片倒裝散熱塊外接散熱器封裝結構
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





