[發明專利]半導體器件

有效

• 申請號: 201010563443.3
• 申請日: 2010-11-25
• 公開（公告）號: CN102074560A
• 公開（公告）日: 2011-05-25
• 發明（設計）人: 川原潤;林喜宏;久米一平
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L23/28;H01L23/522;H01L23/528;H01L23/532
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

1.一種半導體器件，包括：

半導體襯底，其上形成有晶體管；

多層互連，其形成在所述半導體襯底上，并且其中堆疊有分別由互連和絕緣膜構成的多個互連層；

電容元件，其具有下電極、電容器絕緣膜和上電極，所述下電極、電容器絕緣膜和上電極均嵌入在所述多層互連中，以構成存儲元件；

至少一層的鑲嵌結構的銅互連，其形成在所述電容元件和所述晶體管之間；

所述互連之一的上表面和所述電容元件的下表面幾乎在同一平面上對齊；以及

至少一層的銅互連被形成在所述電容元件的上方。

2.如權利要求1所述的半導體器件，其中，

所述電容元件的所述下電極包含導電金屬，其能夠用作針對銅擴散的阻擋。

3.如權利要求2所述的半導體器件，其中，

所述下電極與所述鑲嵌結構的銅互連直接接觸。

4.如權利要求1所述的半導體器件，其中，

至少一層的所述互連被提供在與所述下電極相連接的下電容器互連和與所述上電極相連接的上電容器互連之間，并且

所述互連是鑲嵌結構的銅互連。

5.如權利要求1所述的半導體器件，其中，

至少兩層的所述鑲嵌結構的銅互連形成在所述電容元件下面的所述互連層中。

6.如權利要求1所述的半導體器件，其中，

所述電容元件比所述互連層厚。

7.如權利要求1所述的半導體器件，其中，

所述電容元件的厚度比兩層所述互連層的總厚度小。

8.如權利要求1所述的半導體器件，其中，

提供在所述電容元件下面的兩層銅互連包含所述存儲元件的列解碼互連和位線。

9.如權利要求1所述的半導體器件，其中，

提供在所述電容元件下面的兩層所述銅互連包含所述存儲元件的字跨接互連和位線。

10.如權利要求1所述的半導體器件，其中，

提供在所述電容元件下面的兩層所述銅互連包含所述存儲元件的列解碼線和字跨接互連。

11.如權利要求1所述的半導體器件，

該半導體器件具有以集成的方式裝配在其中的存儲區域和邏輯區域。

12.如權利要求1所述的半導體器件，其中，

至少在其內形成有所述電容元件的區域中，所述互連層中的所有所述互連主要由銅構成。

13.如權利要求1所述的半導體器件，其中，

所述絕緣膜由堆疊結構構成，所述堆疊結構具有形成在所述互連的上方的帽蓋絕緣膜和含Si、O和C的低k的SiOCH膜，以及

氧化硅膜部分地提供在除了用于形成所述電容元件的開口之外的區域中的所述電容器絕緣膜的下方。

14.如權利要求13所述的半導體器件，其中，

假定所述帽蓋絕緣膜和所述低k的SiOCH膜的碳/硅比率分別為[帽蓋絕緣膜(C/Si)]和[低k的SiOCH膜(C/Si)]，則保持[帽蓋絕緣膜(C/Si)]/[低k的SiOCH膜(C/Si)]＜2的關系。

15.如權利要求1所述的半導體器件，其中，

所述晶體管具有用作字線的柵電極和雜質擴散層，

所述互連層用作位線，并且

在平面圖中，所述字線、所述位線、所述雜質擴散層和所述電容元件具有四邊形幾何形狀。

16.如權利要求1所述的半導體器件，

其中，所述晶體管具有用作字線的柵電極和雜質擴散層，

其中，所述互連層用作位線，

在平面圖中，所述字線、所述位線和所述電容元件具有四邊形幾何形狀，并且，

所述雜質擴散層具有相對于所述位線的延伸方向傾斜并且延伸的變形六邊形幾何形狀。

17.如權利要求1所述的半導體器件，

其中，所述晶體管具有用作字線的柵電極和雜質擴散層，

其中，所述互連層用作位線，

在平面圖中，所述字線和所述位線具有四邊形幾何形狀，

所述雜質擴散層和所述電容元件具有相對于所述位線的延伸方向傾斜并延伸的變形六邊形幾何形狀，并且，

所述位線在所述位線的寬度方向上延伸并且部分地交錯。