[發明專利]超級結半導體器件結構的制作方法

有效

• 申請號: 201010559050.5
• 申請日: 2010-11-25
• 公開（公告）號: CN102479699A
• 公開（公告）日: 2012-05-30
• 發明（設計）人: 劉繼全
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/31
• 分類號: H01L21/31;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及半導體集成電路領域，特別是涉及一種超級結半導體器件結構的制作方法。

背景技術

超級結MOSFET(金屬氧化物半導體場效應管)因其具有超級結結構，即在半導體襯底上具有交替排列的P型和N型硅外延柱層，使得該器件在截止狀態時P型區和N型區的PN結產生耗盡層，從而提高器件的耐壓。

超級結結構的一般制造方法為：在高摻雜的半導體襯底1上生長具有第一導電類型的第一硅外延層2(一般為N型，參見圖1)；涂光刻膠4，光刻后進行P阱注入和推進，形成P阱5(參見圖2、3)；生長介質膜3(參見圖3)；深溝槽刻蝕，形成深溝槽7以及光刻標記8(參見圖4)；在深溝槽7內填充第二硅外延層9(一般為P型，參見圖5)；化學機械研磨使溝槽表面平坦化(參見圖6)；去除介質膜3(參見圖7)。其中，化學機械研磨時介質膜3作為研磨阻擋層。第二硅外延層9填充溝槽時要做到完美填充，即沒有任何空洞存在溝槽中。這就要求第二硅外延層9在溝槽內生長時，底部側壁的生長速率大于頂部側壁的生長速率，一般通過加入刻蝕性氣體如HCL(氯化氫)來實現。HCL在開始時會對溝槽頂部側壁和介質膜3刻蝕，從而使溝槽頂部側壁和介質膜3的下底面處有一個空洞，此空洞在第二硅外延層9填充完成后被第二硅外延層9填充(參見圖17)從而形成一個小鼓包。如果介質膜3比較厚，此小鼓包在化學機械研磨后保留(參見圖17)，如果介質膜3比較薄，此小鼓包在化學機械研磨后被去掉(參見圖18)。所述小鼓包是不希望存在的，因為在介質膜3去除后在硅片表面會是一個突起，容易和柵極發生不希望的連接。因此希望介質膜3不要太厚，但是介質膜3的厚度也不能太薄，否則化學機械研磨會損傷第一硅外延層2的表面；一方面影響器件的性能，另一方面影響光刻標記8的表面形貌，進而影響光刻偏差的測定。所以同時兼顧這兩點就成了難點。過薄的介質膜3還會降低化學機械研磨的窗口，影響產品的穩定性。

發明內容

本發明要解決的技術問題是提供一種超級結半導體器件結構的制作方法，能夠提高超級結半導體器件的穩定性和化學機械研磨的工藝窗口。

為解決上述技術問題，本發明的超級結半導體器件結構的制作方法，包括如下步驟：

步驟一、在襯底硅片上形成第一硅外延層；

步驟二、在第一硅外延層上形成第一介質膜；

步驟三、涂光刻膠并形成P阱窗口，刻蝕所述第一介質膜使其在P阱窗口處是斷開的，進行P阱注入；

步驟四、去除光刻膠，進行P阱推進，在所述第一硅外延層上端形成P阱；在所述第一介質膜和P阱上方淀積第二介質膜，該第二介質膜是連續的；

步驟五、在所述第一硅外延層中形成溝槽；

步驟六、在所述溝槽內填充第二硅外延層；

步驟七、化學機械研磨對溝槽表面平坦化，去除第二介質膜上面的第二硅外延層；

步驟八、去除第一介質膜和第二介質膜。

采用本發明的方法，在P阱形成前先在第一硅外延層上形成第一介質膜，在P阱形成后在第一介質膜上形成第二介質膜，且第一介質膜在P阱窗口處是斷開的，第二介質膜是連續的。這樣在深溝槽刻蝕及第二硅外延層填充后，在溝槽頂部附近(原來小鼓包存在的地方)介質膜薄，在其他地方如遠離溝槽的地方和光刻標記的地方介質膜厚。這樣在化學機械研磨后小鼓包可以被去除(小鼓包能不能被去除主要取決于其附近的介質膜是不是足夠薄)；由于光刻標記和遠離溝槽的地方介質膜厚，從而可以保證第一硅外延層的表面和光刻標記不被損傷。因此，采用本發明的方法能夠獲得穩定性能較好的超級結半導體器件，且可以提高化學機械研磨的工藝窗口。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1-7是現有的超級結結構制作工藝流程示意圖；

圖8-15是本發明的超級結結構一實施例制作工藝流程示意圖；

圖16是采用本發明的方法形成的超級結MOSFET單元結構示意圖；

圖17是小鼓包在化學機械研磨后保留的示意圖；

圖18是小鼓包在化學機械研磨后被去掉的示意圖。

具體實施方式

實施例1

結合圖8-15所示，在本實施例中，所述半導體器件結構的制作方法，包括如下步驟：

步驟A、參見圖8，在半導體硅襯底(即襯底硅片)1上生長第一硅外延層2，第一硅外延層2具有第一導電類型，如N型，厚度可以是幾個微米到幾十微米，如50微米。

步驟B、參見圖9，在第一硅外延層2上生長第一介質膜3，例如的氧化硅。