[發(fā)明專利]記憶體及與非門快閃記憶體的低電壓程序化方法

有效

• 申請?zhí)枺?/td>: 201010555344.0
• 申請日: 2010-11-19
• 公開（公告）號: CN102446549A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設(shè)計）人: 蔡秉宏;黃竣祥;蔡文哲
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京中原華和知識產(chǎn)權(quán)代理有限責任公司 11019
• 代理人: 壽寧;張華輝

技術(shù)領(lǐng)域

本發(fā)明涉及一種快閃記憶體技術(shù)，特別是涉及一種在與非門組態(tài)中合適作為低電壓程序化及抹除操作的快閃記憶體及與非門快閃記憶體的低電壓程序化方法。

背景技術(shù)

快閃記憶體是非揮發(fā)集成電路記憶體技術(shù)的一類。傳統(tǒng)的快閃記憶體使用浮動?xùn)艠O記憶胞。隨著記憶裝置的密度提升，浮動?xùn)艠O記憶胞之間逾加靠近，儲存在相鄰浮動?xùn)艠O中的電荷交互影響即會造成問題，因此形成限制，使得采用浮動?xùn)艠O的快閃記憶體密度無法提升。另一種快閃記憶體所使用的記憶胞稱為電荷捕捉記憶胞，其采用電荷捕捉層取代浮動?xùn)艠O。電荷捕捉記憶胞是利用電荷捕捉材料，不會如浮動?xùn)艠O一般造成個別記憶胞之間的相互影響，并且可以應(yīng)用于高密度的快閃記憶體。

典型的電荷儲存記憶胞包含一場效晶體管(FET)結(jié)構(gòu)，其中包含由通道所分隔的源極與漏極，以及藉由一電荷儲存結(jié)構(gòu)而與通道分離的柵極，其中該電荷儲存結(jié)構(gòu)包含穿隧介電層、電荷儲存層(浮動?xùn)艠O或介電層)與阻障介電層。較早的傳統(tǒng)設(shè)計如SONOS裝置，其中源極、漏極與通道形成于硅基材(S)上，穿隧介電層則由氧化硅(O)形成，電荷儲存層由氮化硅形成(N)，阻障介電層由氧化硅(O)形成，而柵極則為多晶硅(S)。

快閃記憶體裝置通常可以使用與非門(NAND)或是或非門(NOR)架構(gòu)來施作，但也可以是其他的架構(gòu)，包括與門(AND)架構(gòu)。此與非門(NAND)架構(gòu)特別因為其在資料儲存應(yīng)用方面的高密度及高速的優(yōu)點而受到青睞。而或非門(NOR)架構(gòu)則是適合于例如程序法儲存等其他應(yīng)用上，因為隨機存取是重要的功能需求。在一與非門(NAND)架構(gòu)中，程序化過程通常是依賴富勒-諾得漢(FN)穿隧，且需要高電壓，通常是在20伏特數(shù)量級，且需要高電壓晶體管來處理。此額外的高電壓晶體管及搭配使用于邏輯和其他資料流的晶體管在同一集成電路中，會造成工藝的復(fù)雜性增加。如此則會增加此裝置的制造成本。

由此可見，上述現(xiàn)有的與非門快閃記憶體在產(chǎn)品結(jié)構(gòu)、方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品及方法又沒有適切的結(jié)構(gòu)及方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的記憶體與非門快閃記憶體的低電壓程序化方法，實屬當前重要研發(fā)課題之一，亦成為當前業(yè)界極需改進的目標。

發(fā)明內(nèi)容

本發(fā)明的目的在于，克服現(xiàn)有的與非門快閃記憶體存在的缺陷，而提供一種新的記憶體與非門快閃記憶體的低電壓程序化方法，所要解決的技術(shù)問題是使其可以在與非門(NAND)架構(gòu)中利用低電壓即可程序化操作，非常適于實用。

本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶體，其包含：多個記憶胞串聯(lián)安排于一半導(dǎo)體主體中；多條字元線，該多條字元線中的字元線與對應(yīng)的該多個記憶胞中的記憶胞耦接；以及控制電路與多條位元線耦接，以適合利用下列步驟對一所選取字元線對應(yīng)的該多個記憶胞中的一選取記憶胞進行程序化：在一程序化區(qū)間時偏壓該多個記憶胞的第一及第二側(cè)之一至一漏極端電壓，且偏壓該第一及第二側(cè)的另一者至一源極端電壓；在該程序化區(qū)間時施加漏極端導(dǎo)通電壓至介于該所選取字元線與該第一及第二側(cè)的一者之間的字元線；在該程序化區(qū)間時施加源極端導(dǎo)通電壓至介于該所選取字元線與該第一及第二側(cè)的另一者之間的字元線；在該程序化區(qū)間時施加一程序化電壓至該所選取字元線；及施加一切換電壓至與該所選取字元線及其對應(yīng)的選取記憶胞鄰接的字元線及其對應(yīng)的記憶胞，以控制在該程序化區(qū)間時的電導(dǎo)。

本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。

前述的記憶體，其中所述的切換電壓在該程序化區(qū)間時會變動，使得在該程序化區(qū)間的一部分時熱載子注入發(fā)生在該所選取記憶胞以設(shè)置該所選取記憶胞至一程序化臨界階級。

前述的記憶體，其中所述的施加一切換電壓包括一段時間包含一系列的增加或減少大小的脈沖。

前述的記憶體，其中所述的施加一切換電壓包括施加一個或多個具有一快速上升或快速下降邊緣至少一者的脈沖。

前述的記憶體，其中所述的多個記憶胞安排成一與非門串列。

前述的記憶體，更包括一第一切換開關(guān)在一參考線與該多個記憶胞的該第一側(cè)之間，及一第二切換開關(guān)在一第一位元線與該多個記憶胞的該第二側(cè)之間，且其中該控制電路在該程序化區(qū)間開啟該第一切換開關(guān)及開啟該第二切換開關(guān)。