[發(fā)明專利]記憶體及與非門快閃記憶體的低電壓程序化方法

有效

• 申請?zhí)枺?/td>: 201010555344.0
• 申請日: 2010-11-19
• 公開（公告）號: CN102446549A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設(shè)計）人: 蔡秉宏;黃竣祥;蔡文哲
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京中原華和知識產(chǎn)權(quán)代理有限責(zé)任公司 11019
• 代理人: 壽寧;張華輝

1.一種記憶體，其特征在于其包含：

多個記憶胞串聯(lián)安排于一半導(dǎo)體主體中；

多條字元線，該多條字元線中的字元線與對應(yīng)的該多個記憶胞中的記憶胞耦接；以及

控制電路與多條位元線耦接，以適合利用下列步驟對一所選取字元線對應(yīng)的該多個記憶胞中的一選取記憶胞進(jìn)行程序化：

在一程序化區(qū)間時偏壓該多個記憶胞的第一及第二側(cè)之一至一漏極端電壓，且偏壓該第一及第二側(cè)的另一者至一源極端電壓；

在該程序化區(qū)間時施加漏極端導(dǎo)通電壓至介于該所選取字元線與該第一及第二側(cè)的一者之間的字元線；

在該程序化區(qū)間時施加源極端導(dǎo)通電壓至介于該所選取字元線與該第一及第二側(cè)的另一者之間的字元線；

在該程序化區(qū)間時施加一程序化電壓至該所選取字元線；及

施加一切換電壓至與該所選取字元線及其對應(yīng)的選取記憶胞鄰接的字元線及其對應(yīng)的記憶胞，以控制在該程序化區(qū)間時的電導(dǎo)。

2.根據(jù)權(quán)利要求1所述的記憶體，其特征在于其中所述的切換電壓在該程序化區(qū)間時會變動，使得在該程序化區(qū)間的一部分時熱載子注入發(fā)生在該所選取記憶胞以設(shè)置該所選取記憶胞至一程序化臨界階級。

3.根據(jù)權(quán)利要求1所述的記憶體，其特征在于其中所述的施加一切換電壓包括一段時間包含一系列的增加或減少大小的脈沖。

4.根據(jù)權(quán)利要求1所述的記憶體，其特征在于其中所述的施加一切換電壓包括施加一個或多個具有一快速上升或快速下降邊緣至少一者的脈沖。

5.根據(jù)權(quán)利要求1所述的記憶體，其特征在于其中所述的多個記憶胞安排成一與非門串列。

6.根據(jù)權(quán)利要求1所述的記憶體，其特征在于更包括一第一切換開關(guān)在一參考線與該多個記憶胞的該第一側(cè)之間，及一第二切換開關(guān)在一第一位元線與該多個記憶胞的該第二側(cè)之間，且其中該控制電路在該程序化區(qū)間開啟該第一切換開關(guān)及開啟該第二切換開關(guān)。

7.根據(jù)權(quán)利要求6所述的記憶體，其特征在于更包括第二多個記憶胞與該多條字元線耦接，一對應(yīng)的第一切換開關(guān)在該參考線與該第二多個記憶胞的一第一側(cè)之間，及一對應(yīng)的第二切換開關(guān)在一第二位元線與該第二多個記憶胞的一第二側(cè)之間，且其中該控制電路經(jīng)由該第一位元線施加該漏極端電壓至該第二多個記憶胞的該第二側(cè)，經(jīng)由該參考線施加該源極端電壓至該第二多個記憶胞的該第一側(cè)，且經(jīng)由該第二位元線施加一與該源極端電壓相同或接近的電壓至該第二多個記憶胞的該第二側(cè)以抑制熱載子注入。

8.根據(jù)權(quán)利要求6所述的記憶體，其特征在于更包括第二多個記憶胞與該多條字元線耦接，一對應(yīng)的第一切換開關(guān)在該參考線與該第二多個記憶胞的該第一側(cè)之間，及一對應(yīng)的第二切換開關(guān)在一第二位元線與該第二多個記憶胞的該第二側(cè)之間，且其中該控制電路經(jīng)由該第一位元線施加該源漏端電壓至該第二多個記憶胞的該第二側(cè)，經(jīng)由該參考線施加該漏極端電壓至該第二多個記憶胞的該第一側(cè)，且經(jīng)由該第二位元線施加一與該漏極端電壓相同或接近的電壓至該第二多個記憶胞的該第二側(cè)以抑制熱載子注入。

9.根據(jù)權(quán)利要求6所述的記憶體，其特征在于更包括第二多個記憶胞與該多條字元線耦接及一第二位元線，且其中該控制電路線施加一電壓至該第二位元線以抑制熱載子注入。

10.根據(jù)權(quán)利要求6所述的記憶體，其特征在于更包括額外的記憶胞與該多個記憶胞串聯(lián)于該半導(dǎo)體主體中及一額外的字元線，且放置介于該多個記憶胞與該第一及第二切換開關(guān)的一者之間，且其中該控制電路線在程序化與該額外的字元線鄰接的一目標(biāo)記憶胞時施加該切換電壓至該額外的字元線。

11.根據(jù)權(quán)利要求1所述的記憶體，其特征在于更包括一第一切換開關(guān)在一參考線與該多個記憶胞的該第一側(cè)之間，及一第二切換開關(guān)在一位元線與該多個記憶胞的該第二側(cè)之間。

12.根據(jù)權(quán)利要求11所述的記憶體，其特征在于更包括第二多個記憶胞與該多條字元線及一第二位元線耦接，且其中該控制電路線在該程序化區(qū)間操作以偏壓該第二位元線使得在該選取字元線的一第一側(cè)的該第二多個記憶胞的一第一半導(dǎo)體主體區(qū)域及在該選取字元線的一第二側(cè)的該第二多個記憶胞的一第二半導(dǎo)體主體區(qū)域被偏壓至接近一給定電壓階級，例如是該源極端電壓或是該漏極端電壓，以抑制熱載子產(chǎn)生。