[發明專利]避免存儲器接入延時的系統和方法

有效

• 申請號: 201010545658.2
• 申請日: 2010-11-09
• 公開（公告）號: CN102043739A
• 公開（公告）日: 2011-05-04
• 發明（設計）人: 羅德尼·E·虎克;柯林·艾迪;達魯斯·D·嘉斯金斯;艾伯特·J·婁坡
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/36
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

技術領域

概括地說，本發明涉及高速緩存存儲器領域，具體地說，本發明涉及保持一個系統中多個高速緩存存儲器之間的相干性。

背景技術

相應于計算機系統中處理器要求接入其自身高速緩存存儲器的時間的增長，該處理器接入系統存儲器的時間已隨之增長。因此，需要一種降低系統性能的這一差異影響的方法。

發明內容

在一個方面，本發明提供了一種用于與一個系統總線上的其他代理進行通信的微處理器。該微處理器包括高速緩存存儲器和總線接口單元，該總線接口單元與高速緩存存儲器相耦合，并與系統總線相耦合。總線接口單元用于從與系統總線相耦合的另一個代理接收交易(transaction)，以便從存儲器地址讀取數據。總線接口單元也用于判斷高速緩存存儲器是否以獨占狀態將數據保持在存儲器地址。總線接口單元還用于，當高速緩存存儲器以獨占狀態將數據保持在存儲器地址時，在系統總線上聲明選擇修改(hit-modified)的信號，并在系統總線上將數據提供給其他的代理。

在另一方面，本發明提供了一種系統。該系統包括：系統總線，以及耦合到該系統總線的多個代理。多個代理中的至少一個是微處理器。該微處理器包括高速緩存存儲器和總線接口單元，總線接口單元耦合到高速緩存存儲器，并耦合到系統總線。總線接口單元用于從耦合到系統總線的其他多個代理中的一個接收交易，以便從存儲器地址讀取數據。總線接口單元還用于判斷高速緩存存儲器是否以獨占狀態將數據保持在存儲器地址。總線接口單元還用于，當高速緩存存儲器以獨占狀態將數據保持在存儲器地址時，在系統總線上聲明選擇修改的信號，并且，將數據在系統總線上提供給其他的代理。

在另一方面，本發明提供了一種避免系統中接入系統存儲器的延時的方法，其中，該系統包括微處理器，微處理器具有高速緩存存儲器，并且該微處理器用于與系統總線上的其他代理進行通信。該方法包括：微處理器在系統總線上從其他代理中的一個接收交易，以便從存儲器地址讀取數據。該方法還包括：微處理器判斷高速緩存存儲器是否以獨占狀態將數據保持在存儲器地址。該方法還包括：當高速緩存存儲器以獨占狀態將數據保持在存儲器地址時，微處理器在系統總線上聲明選擇修改的信號，并且在系統總線上將數據提供給其他的代理。

從上文的描述中可以看出，使用本發明的方法和系統，當高速緩存存儲器以獨占狀態將數據保持在存儲器地址時，通過在系統總線上聲明選擇修改的信號，一個代理可以直接從總線讀取由高速緩存提供的高速緩存行，從而，避免了由其他代理接入系統存儲器造成的延時。

附圖說明

圖1是示出了根據本發明具有系統總線以及與該系統總線相耦合的多個總線中控器或者總線代理的計算系統的方框圖。

圖2是示出了圖1中的系統的常規操作模式的流程圖。

圖3和圖4是示出了本發明所述圖1中系統的操作模式的流程圖，即根據本發明一個實施例降低獲得與常規操作模式有關的獨有數據或在另一個實施例中為共享數據所需要的時間量。

具體實施方式

圖1是示出了根據本發明的計算系統100的方框圖，計算系統100具有系統總線108，以及與系統總線100相耦合的多個總線中控器102A-D或者總線代理102A-D。總線代理102包括一個或多個處理器102A-C以及芯片組102D，在圖1所示的例子中有三個處理器。每一個總線代理102都具有總線接口單元106，用做處理器102A-C到總線108的接口。具體地說，總線接口單元106在總線108上生成交易，并在總線108上對交易做出響應。處理器102A-C共享經由存儲器總線與芯片組102D相耦合的系統存儲器112。總線控制的外圍設備114也通過外圍總線耦合到芯片組。外圍設備114可以直接接入系統存儲器112，并且，芯片組102D在系統總線108上反映這些接入。

每個處理器102都具有高速緩存存儲器104，用于對來自系統存儲器112的數據進行高速緩存。系統100的代理102使用偵聽協議(snooping?propocol)來保持高速緩存相干性。總線108包括對在總線108上發起交易的總線代理102進行標識的信號。總線108還包括HIT信號，如果處理器102A-C以共享或者獨占狀態將指定的高速緩存行保存在其高速緩存104中，則處理器102A-C為了響應總線108上的讀取或者讀取無效的交易將會聲明該HIT信號。總線108還包括HITM信號，如果處理器102A-C以修改狀態將指定的高速緩存行保存在其高速緩存104，則處理器102A-C為了響應總線108上的讀取或者讀取無效的交易將會聲明該HITM信號。