[發(fā)明專利]避免存儲(chǔ)器接入延時(shí)的系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010545658.2
• 申請(qǐng)日: 2010-11-09
• 公開（公告）號(hào): CN102043739A
• 公開（公告）日: 2011-05-04
• 發(fā)明（設(shè)計(jì)）人: 羅德尼·E·虎克;柯林·艾迪;達(dá)魯斯·D·嘉斯金斯;艾伯特·J·婁坡
• 申請(qǐng)（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G06F13/36
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 錢大勇

1.一種用于與系統(tǒng)總線上的其他代理進(jìn)行通信的微處理器，所述微處理器是耦合到所述系統(tǒng)總線上的一個(gè)代理，所述微處理器包括：

高速緩存存儲(chǔ)器；以及

總線接口單元，所述總線接口單元與所述高速緩存存儲(chǔ)器相耦合，并與所述系統(tǒng)總線相耦合，所述總線接口單元用于：

從與所述系統(tǒng)總線相耦合的另一個(gè)代理接收交易，以便從存儲(chǔ)器地址讀取數(shù)據(jù)；

判斷所述高速緩存存儲(chǔ)器是否以獨(dú)占狀態(tài)將數(shù)據(jù)保持在存儲(chǔ)器地址；以及

當(dāng)所述高速緩存存儲(chǔ)器以獨(dú)占狀態(tài)將所述數(shù)據(jù)保持在存儲(chǔ)器地址時(shí)，在系統(tǒng)總線上聲明選擇修改的信號(hào)，將所述系統(tǒng)總線上的數(shù)據(jù)提供給其他的代理。

2.根據(jù)權(quán)利要求1所述的微處理器，其中，當(dāng)以共享狀態(tài)保持?jǐn)?shù)據(jù)時(shí)，所述微處理器是耦合到所述系統(tǒng)總線，在所述交易期間能夠聲明選擇修改的信號(hào)的唯一代理，其中所述總線接口單元還用于：

判斷所述高速緩存存儲(chǔ)器是否以共享狀態(tài)將數(shù)據(jù)保持在所述存儲(chǔ)器地址；以及

當(dāng)所述高速緩存存儲(chǔ)器以共享狀態(tài)將數(shù)據(jù)保持在所述存儲(chǔ)器地址時(shí)，在所述系統(tǒng)總線上聲明所述選擇修改的信號(hào)，并將所述數(shù)據(jù)在所述系統(tǒng)總線上提供給所述其他的代理。

3.根據(jù)權(quán)利要求1所述的微處理器，其中，所述總線接口單元還用于：

從與所述系統(tǒng)總線相耦合的另一個(gè)代理接收交易，以便從第二存儲(chǔ)器地址讀取第二數(shù)據(jù)，以及使包括所述第二數(shù)據(jù)的高速緩存行無效；

判斷所述高速緩存存儲(chǔ)器是否以獨(dú)占狀態(tài)將所述第二數(shù)據(jù)保持在所述第二存儲(chǔ)器地址；以及

當(dāng)所述高速緩存存儲(chǔ)器以獨(dú)占狀態(tài)將所述第二數(shù)據(jù)保持在所述第二存儲(chǔ)器地址時(shí)，在所述系統(tǒng)總線上聲明所述選擇修改的信號(hào)，并將所述第二數(shù)據(jù)在所述系統(tǒng)總線上提供給所述其他的代理以及使所述高速緩存行無效。

4.根據(jù)權(quán)利要求1所述的微處理器，其中，所述總線接口單元還用于：

判斷所述其他的代理是不是優(yōu)先代理；以及

當(dāng)所述高速緩存存儲(chǔ)器以獨(dú)占狀態(tài)將所述數(shù)據(jù)保持在所述存儲(chǔ)器地址并且所述其他的代理不是優(yōu)先代理時(shí)，在所述系統(tǒng)總線上聲明所述選擇修改的信號(hào)，并將所述數(shù)據(jù)在所述系統(tǒng)總線上提供給所述其他的代理；以及

當(dāng)所述高速緩存存儲(chǔ)器以獨(dú)占狀態(tài)將所述數(shù)據(jù)保持在所述存儲(chǔ)器地址并且所述其他的代理是優(yōu)先代理時(shí)，在所述系統(tǒng)總線上聲明命中信號(hào)，并且抑制將所述數(shù)據(jù)在所述系統(tǒng)總線上提供給所述其他的代理。

5.根據(jù)權(quán)利要求4所述的微處理器，其中，所述優(yōu)先代理包括芯片組，所述芯片組更包括以下設(shè)備或其結(jié)合：

與所述優(yōu)先代理相耦合的系統(tǒng)存儲(chǔ)器；以及

與所述優(yōu)先代理相耦合的總線控制的外圍設(shè)備。

6.一種系統(tǒng)，包括：

系統(tǒng)總線；以及

多個(gè)代理，所述多個(gè)代理耦合到所述系統(tǒng)總線，其中，所述多個(gè)代理中的至少一個(gè)是微處理器，所述微處理器包括：

高速緩存存儲(chǔ)器；以及

總線接口單元，所述總線接口單元耦合到所述高速緩存存儲(chǔ)器，并耦合到所述系統(tǒng)總線，所述總線接口單元用于：

從耦合到所述系統(tǒng)總線的其余多個(gè)代理中的一個(gè)接收交易，以便從存儲(chǔ)器地址讀取數(shù)據(jù)；

判斷所述高速緩存存儲(chǔ)器是否以獨(dú)占狀態(tài)將所述數(shù)據(jù)保持在所述存儲(chǔ)器地址；以及

當(dāng)所述高速緩存存儲(chǔ)器以獨(dú)占狀態(tài)將所述數(shù)據(jù)保持在所述存儲(chǔ)器地址時(shí)，在系統(tǒng)總線上聲明選擇修改的信號(hào)，將數(shù)據(jù)在所述系統(tǒng)總線上提供給其他的代理。

7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中，當(dāng)以共享狀態(tài)保持?jǐn)?shù)據(jù)時(shí)，所述微處理器耦合到所述系統(tǒng)總線，在所述交易期間能夠聲明選擇修改的信號(hào)的唯一代理，其中所述總線接口單元還用于：

判斷所述高速緩存存儲(chǔ)器是否以共享狀態(tài)將數(shù)據(jù)保持在所述存儲(chǔ)器地址；以及

當(dāng)所述高速緩存存儲(chǔ)器以共享狀態(tài)將數(shù)據(jù)保持在所述存儲(chǔ)器地址時(shí)，在所述系統(tǒng)總線上聲明所述選擇修改的信號(hào)，并將所述數(shù)據(jù)在所述系統(tǒng)總線上提供給所述其他的代理。