[發明專利]半導體裝置

有效

• 申請號: 201010540011.0
• 申請日: 2010-11-02
• 公開（公告）號: CN102280441A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: 陳碩懋;劉欽洲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/535;H01L23/528
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 陳紅

技術領域

本發明一般是有關于一種具有晶體管(Transistors)的半導體裝置，且特別是有關于一種具有對稱布局(Layouts)的四角形(Quadrangle)金屬氧化物半導體(Metal-Oxide-Semiconductor；MOS)晶體管的設計的半導體裝置。

背景技術

平行處理(Parallel?Implementations)是經常使用于高電流的應用以及高頻率的應用中。為了達到高驅動電流(Drive?Currents)，多個MOS晶體管是以平行方式連接以形成單一晶體管，其中具有彼此內連接(Interconnected)的柵極、彼此內連接的源極、以及彼此內連接的漏極。

圖1至圖3是繪示多個經常使用的平行處理，其中MOS晶體管的多個柵極電極是彼此平行。在圖1至圖3的每個附圖中，符號G代表柵極、符號S代表源極、而符號D代表漏極。圖1是繪示個別MOS晶體管在實體上彼此分離的實施方式，其中具有主動區(包含個別的源極S與漏極D)。圖2是繪示其中每個源極S與漏極D可被相鄰的二MOS晶體管共享的實施方式，且其中的MOS晶體管是對準一單一方向。圖3是繪示其中每個源極S與漏極D可被相鄰的二MOS晶體管共享的實施方式，且其中的MOS晶體管是排列成一陣列(Array)。可以觀察到這些實施方式遭遇到各種的缺陷。例如，圖1中所繪示的實施方式遭遇到多晶硅(Poly)(柵極電極)負載效應(Loading?Effect)，且多晶硅柵極的關鍵尺寸(Critical?Dimensions)難以控制。多晶硅柵極在中間部分可以較寬，且在兩端部分較窄。再者，在圖1及圖2所繪示的實施方式中，由于需要長金屬線以內連接柵極、源極、與漏極，因此IR位降(IR?Drop)可能是高的。在圖2及圖3所繪示的實施方式中，可能更進一步遭遇擴散長度(Length?Of?Diffusion；LOD)的問題。

除了以上所述的缺陷之外，由于非對稱的布局，欲構成在第1至第3圖中所示的實施方式的模式(Models)是困難的。理由是此些MOS晶體管的行為不只改變以平行方式連接的個別MOS裝置的數量，且亦改變柵極的寬度。

發明內容

本發明的目的是在提供一種半導體裝置，其中包含四個沿著四角形的四邊排列的柵極電極，這些柵極電極可彼此電性耦合或電性連接。

根據本發明的一觀點，提供一種包含四角形晶體管單元的半導體裝置。此四角形晶體管單元包含四個晶體管單元。上述四個晶體管單元中的每個晶體管單元均包含一柵極電極。四個晶體管單元的柵極電極是對準一正方形的四個邊。四個晶體管單元中至少二者是以平行方式連接。

此外，在本說明書中亦揭露有如下的其它實施例。

根據本發明的另一觀點，提供一種包含四角形晶體管單元的半導體裝置。此四角形晶體管單元包含柵極電極、四個主動區、以及多個第一電性連接。上述柵極電極形成包含四邊的一正方形。上述四個主動區中每個均包含外側部分以及內部部分，其中外側部分是位于上述正方形之外，且外側部分形成第一源極/漏極區，而內部部分則位于正方形之中，且內部部分形成第二源極/漏極區。第一源極/漏極區、第二源極/漏極區、以及位于第一源極/漏極區與第二源極/漏極區之間的柵極電極的四邊的其中一者，形成四個晶體管單元的其中一者。此外，上述多個第一電性連接是電性耦合四個晶體管單元的第一源極/漏極區。

根據本發明的又一觀點，提供一種半導體裝置。此半導體裝置包含形成一正方形相鄰的二邊的第一柵極電極及第二柵極電極、形成上述正方形其余的相鄰的二邊的第三柵極電極及第四柵極電極、第一晶體管、以及第二晶體管。第一柵極電極及第二柵極電極是實體連接，第三柵極電極及第四柵極電極亦實體連接，且其中第一柵極電極及第二柵極電極是與第三柵極電極及第四柵極電極實體分離。此外，上述第一晶體管包含第一柵極電極及第二柵極電極，其中第一柵極電極及第二柵極電極是做為第一晶體管的柵極電極。而上述第二晶體管包含第三柵極電極及第四柵極電極，其中第三柵極電極及第四柵極電極是做為第二晶體管的柵極電極。

本發明的優點在于，由于四角形晶體管單元中的柵極電極形成一正方形，相較于已知彼此平行對準的柵極電極，本發明的四個柵極電極、四個源極以及四個漏極均可具有相同的對稱環境。此一設計可降低與LOD、屏蔽未對準、光學近接性(Optical?Proximity)以及類似相關的反效應(Adverse?Effect)。另外，四角形晶體管單元的實施方式的模擬變得更簡單且更精準。故此可有效提升產品的良率，同時降低產品的成本。

附圖說明