[發明專利]靜電放電保護電路

有效

• 申請號: 201010534194.5
• 申請日: 2010-11-02
• 公開（公告）號: CN102214916A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 任麗平;段孝勤;何大椿
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/04;H01L27/02
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;陳晨

技術領域

本發明涉及一種半導體電路，尤其涉及靜電放電(ESD)保護電路。

背景技術

在集成電路(IC)產品中有兩種型態的破壞需要防止：一是因為ESD事件引起的高ESD電流，一是因為電感負載引起的高電壓突波。ESD保護機制通常以兩種方式運作。利用低阻抗放電通道借由驅散ESD電流暫態防止對集成電路的結構性的損害。理想上，完整的ESD保護解決方法是在集成電路的每根腳位建立有效的放電通道。

用于作為ESD保護元件的裝置包括二極管、雙極晶體管、金屬氧化半導體場效晶體管(MOSFETs)，及硅控整流器(SCRs)。SCRs的作用在于導通，以及分流(shunt)從集成電路的輸入/輸出(I/O)焊盤到接地的電壓的開關。

在ESD保護時，在自動裝備發生放電，一些集成電路元件可能是容易受到損害的，然而其他可能是易于受到人為操作破壞。這可能發生自靜電電荷的直接轉移，由人體或由充電材料到靜電放電敏感性元件(ESDS)。當一個人走過地板，靜電電荷累積在身體上。手指對ESDS裝置的導線或配件的簡單接觸使得身體放電可能導致裝置損壞。用于模擬這個事件的模型是人體模型(Human?Body?Model，HBM)。

HBM表示由站立的個體的指頭放電到裝置的測試模型。借由100p法拉(pF)電容器經由切換組件與1.5k歐姆(kΩ)電阻器放電到組件。典型地，集成電路設計者希望見到HBM測試達到大于2000伏特的保護效果。

靜電放電也可能發生自充電的導體，例如金屬工具或裝備。為了測試這些，設計者可使用機器模型(Machine?Model，HM)。機械模型包括200pf電容器直接放電到電路而沒有串聯電阻器。典型地，集成電路使用者希望見到機器模型達到大于200伏特的保護效果。

發明內容

為了解決上述問題，本發明揭示的實施例提供一種靜電放電(ESD)保護電路，包括：至少一雙極晶體管；至少一絕緣架構，設置在基板中，該至少一絕緣架構用于電性絕緣該至少一雙極晶體管的二端點；以及至少一二極管，電性耦接該至少一雙極晶體管，其中該至少一二極管的一結界面設置相鄰于該至少一絕緣架構。

本發明揭示的實施例也提供一種靜電放電保護電路，包括：至少一雙極晶體管，其中該至少一雙極晶體管包括一射極端點、一基極端點以及一射極端點；以及至少一二極管，電性耦接該至少一雙極晶體管，其中該至少一二極管包括：一第一導電型態的一第一淺摻雜區域，其中該第一淺摻雜區域設置在該集極端點之下；以及一第二導電型態的一第二淺摻雜區域，其中該第二淺摻雜區域設置在該基極端點之下，以及借由改變該第一淺摻雜區域及該第二淺摻雜區域的側邊之間的一間隔，該至少一二極管的一觸發電壓是可調整的。

本發明揭示的一實施例還提供一種靜電放電保護電路，包括：至少一雙極晶體管，其中該至少一雙極晶體管包括一射極端點、一基極端點以及一集極端點；至少一絕緣架構設置于一基板之中，其中該至少一絕緣架構設置在該基極端點及該集極端點之間；以及至少一二極管，電性耦接該至少一雙極晶體管，其中該至少一二極管的一結界面設置在至少一絕緣架構之下，且其中該至少一二極管包括：一第一導電型態的一第一淺摻雜區域，其中該第一淺摻雜區域設置在該射極端點之下；以及一第二導電型態的一第二淺參雜區域，其中該第二淺摻雜區域設置在該基極端點之下。

本發明在正常操作期間，亦即沒有ESD脈沖在焊盤產生時，施加到焊盤的操作電壓小于二極管的觸發電壓。操作電壓沒有導通雙極晶體管與二極管。施加于焊盤的正常操作電壓可施加于內部電路。假如ESD脈沖在焊盤產生時，跨在二極管的壓降上升。假如跨在二極管的壓降上升或超過既定電壓準位，例如觸發電壓，二極管可能導通。導通二極管可觸發雙極晶體管變成導通模式。觸發的雙極晶體管可釋放ESD電流。借由釋放ESD電流，內部電路可實質上地免于被破壞。

為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉實施例，并配合附圖，詳細說明如下。

附圖說明

圖1為一電路圖，顯示包括靜電放電(ESD)保護電路的示范例的集成電路；

圖2A為一示意圖，說明示范例的ESD保護電路的附視面；

圖2B為一示意圖，說明示范例的ESD保護電路沿著圖2A的剖面線2B-2B的剖面；

圖2C為一圖表，說明推導自不同ESD保護電壓的ESD保護電路的實驗結果；

圖3為第二范例ESD保護電路的剖面圖；

圖4為第三范例ESD保護電路的剖面圖；以及

圖5為一示意圖，說明設置于基板上包括范例的集成電路的系統。