[發明專利]UMOS晶體管及其形成方法

無效

• 申請號: 201010532620.1
• 申請日: 2010-11-01
• 公開（公告）號: CN102468169A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 陳德艷;鄭大燮
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種UMOS晶體管的形成方法，其特征在于，包括：

提供半導體基底，所述半導體基底上形成有外延層，所述外延層的表面形成有摻雜阱，所述摻雜阱和所述外延層的摻雜類型相反；

形成溝槽，所述溝槽貫穿所述摻雜阱，底部和側壁暴露出所述外延層；

在所述溝槽底部的外延層的表面部分中形成反型摻雜區，所述反型摻雜區與所述外延層的摻雜類型相反；

形成柵介質層，覆蓋所述溝槽的底部和側壁；

在所述柵介質層的表面形成柵電極，填滿所述溝槽；

在所述摻雜阱內形成源區，所述源區與所述柵介質層相鄰，其摻雜類型與所述摻雜阱相反。

2.根據權利要求1所述的UMOS晶體管的形成方法，其特征在于，所述在所述溝槽底部的外延層的表面部分中形成反型摻雜區包括：對所述溝槽底部的外延層進行離子注入，所述離子注入的離子類型與所述外延層的摻雜類型相反。

3.根據權利要求1所述的UMOS晶體管的形成方法，其特征在于，所述在所述溝槽底部的外延層的表面部分中形成反型摻雜區包括：對所述溝槽底部以及與底部相鄰的溝槽側壁的外延層進行離子注入，所述離子注入的離子類型與所述外延層的摻雜類型相反。

4.根據權利要求2或3所述的UMOS晶體管的形成方法，其特征在于，所述離子注入的注入能量為20至30KeV，注入劑量為1e13至5e13/cm²。

5.根據權利要求1所述的UMOS晶體管的形成方法，其特征在于，所述反型摻雜區的深度占所述溝槽下方的外延層的深度的10％至20％。

6.根據權利要求1所述的UMOS晶體管的形成方法，其特征在于，所述半導體基底和外延層的摻雜類型為N型，所述摻雜阱的摻雜類型為P型，所述反型摻雜區的摻雜類型為P型，所述源區的摻雜類型為N型。

7.根據權利要求1所述的UMOS晶體管的形成方法，其特征在于，還包括：在所述摻雜阱內形成體區，其摻雜類型與所述摻雜阱相同。

8.一種UMOS晶體管，其特征在于，包括：

半導體基底；

外延層，形成于所述半導體基底上；

摻雜阱，形成于所述外延層的表面，摻雜類型與所述外延層相反；

溝槽，貫穿所述摻雜阱，底部和側壁暴露出所述外延層；

反型摻雜區，形成于所述溝槽底部的外延層的表面部分中，摻雜類型與所述外延層相反；

柵介質層，覆蓋所述溝槽的底部和側壁；

柵電極，形成于所述柵介質層的表面且填滿所述溝槽；

源區，位于所述摻雜阱內且與所述柵介質層相鄰。

9.根據權利要求8所述的UMOS晶體管，其特征在于，所述反型摻雜區延伸至與所述溝槽底部相鄰的溝槽側壁的外延層。

10.根據權利要求8所述的UMOS晶體管，其特征在于，所述反型摻雜區的深度占所述溝槽下方的外延層的深度的10％至20％。

11.根據權利要求8所述的UMOS晶體管，其特征在于，所述半導體基底和外延層的摻雜類型為N型，所述摻雜阱的摻雜類型為P型，所述反型摻雜區的摻雜類型為P型，所述源區的摻雜類型為N型。

12.根據權利要求8所述的UMOS晶體管，其特征在于，還包括體區，形成于所述摻雜阱內，其摻雜類型與所述摻雜阱相同。