[發(fā)明專利]堆棧式封裝結(jié)構(gòu)及其制造方法有效
| 申請?zhí)枺?/td> | 201010528021.2 | 申請日: | 2010-10-21 |
| 公開(公告)號: | CN102054787A | 公開(公告)日: | 2011-05-11 |
| 發(fā)明(設計)人: | 陳仁川;張惠珊;賴宥丞 | 申請(專利權(quán))人: | 日月光半導體制造股份有限公司 |
| 主分類號: | H01L21/98 | 分類號: | H01L21/98;H01L25/065;H01L23/00;H01L23/28;H01L23/31 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 陸勍 |
| 地址: | 中國臺灣高雄市*** | 國省代碼: | 中國臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 堆棧 封裝 結(jié)構(gòu) 及其 制造 方法 | ||
技術領域
本發(fā)明關于一種封裝結(jié)構(gòu)及其制造方法,詳言之,關于一種堆棧式封裝結(jié)構(gòu)及其制造方法。
背景技術
堆棧式封裝結(jié)構(gòu)將二顆晶粒(下晶粒及上晶粒)堆棧在一基板上以形成的三維封裝結(jié)構(gòu),其中位于下方的下晶粒會具有數(shù)個連通柱(Through?Silicon?Via,TSV)結(jié)構(gòu),這些連通柱會突出于該下晶粒的一表面,而且該下晶粒另一表面會具有數(shù)個凸塊結(jié)構(gòu)。因此,制造該堆棧式封裝結(jié)構(gòu)的工藝中會遭遇如下問題。
首先,在工藝中,利用接合頭(Bonding?Head)吸附該下晶粒時會傷害這些連通柱結(jié)構(gòu)或這些凸塊結(jié)構(gòu)。再者,目前該上晶粒及該下晶粒為超薄,因此,如何吸附這些薄晶粒并且進行薄晶粒的覆晶堆棧是一項重大的挑戰(zhàn)。最后,由于該接合頭在高溫環(huán)境下進行熱壓,因此這些連通柱結(jié)構(gòu)或這些凸塊結(jié)構(gòu)可能會因受熱軟化而沾黏到該接合頭。
因此,有必要提供一種堆棧式封裝結(jié)構(gòu)及其制造方法,以解決上述問題。
發(fā)明內(nèi)容
本發(fā)明提供一種堆棧式封裝結(jié)構(gòu)的制造方法,其包括以下步驟:(a)提供一第一晶圓,該第一晶圓包括一第一晶圓本體、數(shù)個第一連通柱(Through?Silicon?Via,TSV)及數(shù)個第一凸塊,該第一晶圓本體包括一第一表面及一第二表面,這些第一連通柱突出于該第一表面,這些第一凸塊鄰接于該第二表面且電性連接這些第一連通柱;(b)形成且固化一第一保護層于這些第一凸塊上,以覆蓋這些第一凸塊;(c)切割該第一晶圓,以形成數(shù)個第一晶粒;(d)提供一第二晶圓,該第二晶圓包括一第二晶圓本體及數(shù)個第二凸塊,該第二晶圓本體包括一第三表面及一第四表面,這些第二凸塊鄰接于該第三表面,且該第四表面相對于該第三表面;(e)形成一第二保護層于這些第二凸塊上,以覆蓋這些第二凸塊;(f)利用一接合頭(Bonding?Head)通過該第一保護層吸附這些第一晶粒,且將這些第一晶粒接合于該第二晶圓上,其中這些第一連通柱電性連接這些第二凸塊;(g)移除該接合頭,且移除部分該第一保護層以顯露這些第一凸塊;(h)切割該第二晶圓,以形成數(shù)個第二晶粒;(i)提供一基板,該基板具有一上表面;(j)形成一第三保護層于該基板上表面;及(k)將該第一晶粒及該第二晶粒接合于該基板上表面,其中這些第一凸塊電性連接該基板上表面。
本發(fā)明另提供一種堆棧式封裝結(jié)構(gòu)的制造方法,其包括以下步驟:(a)提供一第一晶圓,該第一晶圓包括一第一晶圓本體、數(shù)個第一連通柱及數(shù)個第一凸塊,該第一晶圓本體包括一第一表面及一第二表面,這些第一連通柱突出于該第一表面,這些第一凸塊鄰接于該第二表面且電性連接這些第一連通柱;(b)形成且固化一第一保護層于這些第一連通柱上,以覆蓋這些第一連通柱;(c)切割該第一晶圓,以形成數(shù)個第一晶粒;(d)提供一基板,該基板具有一上表面;(e)形成一第三保護層于該基板上表面;(f)利用一接合頭通過該第一保護層吸附該第一晶粒,且將該第一晶粒接合于該基板上,其中該第一凸塊電性連接該基板上表面;(g)移除該接合頭,且移除部分該第一保護層以顯露這些第一連通柱;(h)提供一第二晶粒及一第二保護層,該第二晶粒包括一第二晶粒本體及數(shù)個第二凸塊,該第二晶粒本體包括一第三表面及一第四表面,這些第二凸塊鄰接于該第三表面,該第二保護層位于這些第二凸塊上,以覆蓋這些第二凸塊;及(i)將該第二晶粒接合于該第一晶粒上,其中這些第二凸塊電性連接這些第一連通柱。
藉此,該第一保護層可以保護這些第一凸塊或這些第一連通柱,而且該第一保護層還具有增加厚度及平坦化的作用,以利后續(xù)第一晶粒的吸附。
本發(fā)明另提供由上述方法所制得的封裝結(jié)構(gòu)。
附圖說明
圖1至14顯示本發(fā)明堆棧式封裝結(jié)構(gòu)的制造方法的第一實施例的示意圖;及
圖15至22顯示本發(fā)明堆棧式封裝結(jié)構(gòu)的制造方法的第二實施例的示意圖。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于日月光半導體制造股份有限公司,未經(jīng)日月光半導體制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010528021.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)





