[發明專利]一種高壓LDMOS器件

無效

• 申請號: 201010523281.0
• 申請日: 2010-10-28
• 公開（公告）號: CN101969074A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 方健;陳呂赟;李文昌;管超;吳瓊樂;柏文斌;王澤華
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 周永宏

技術領域

本發明涉及電子技術領域內的半導體高壓低阻器件，尤其涉及在體硅上制造的高壓功率器件。

背景技術

隨著半導體行業的迅猛發展，PIC(Power?Integrated?Circuit，功率集成電路)不斷在多個領域中使用，如電機控制、平板顯示驅動控制、電腦外設的驅動控制等等，PIC電路中所使用的功率器件中，LDMOS(Lateral?Double?Diffused?MOSFET，橫向雙擴散金屬氧化物半導體場效應管)高壓器件具有工作電壓高、工藝簡單、易于同低壓CMOS(Complementary?Metal?Oxide?Semiconductor，互補金屬氧化物半導體)電路在工藝上兼容等特點而受到廣泛關注。但是對于用Si(硅)材料制成的半導體高壓功率器件，LDMOS器件的正向導通電阻相比于VDMOS(Vertical?Double?Diffused?MOSFET，垂直雙擴散金屬氧化物半導體場效應晶體管)的大，而較大的正向導通電阻導致了器件尺寸的增大，從而增加了制造成本。圖1是常規LDMOS器件結構示意圖，圖中，LDMOS器件包括襯底1、外延層2、漂移區3、漏區4、阱區5、源區6、氧化層7、源極8、柵極9、漏極10、襯底電極15。當LDMOS器件為n型時，襯底1、阱區5為p型，外延層2為n型，漂移區3為n^-型，漏區4、源區6為n⁺型；反之，當LDMOS器件為p型時，襯底1、阱區5為n型，外延層2為p型，漂移區3為p^-型，漏區4、源區6為p⁺型。該LDMOS器件中用于承擔耐壓的漂移區3需要用低濃度摻雜，但另一方面，要降低LDMOS器件正向導通時的導通電阻，又要求作為電流通道的漂移區3具有高摻雜濃度，這就形成了擊穿電壓BV與導通電阻R_on之間的矛盾。以常見MOS(Metal-Oxide-Semiconductor，金屬-氧化物-半導體)器件為例，其具體關系式如下：

Ron=LDqμnND=5.39×10-9(BV)2.5]]>(對于N型MOS)

Ron=LDqμpND=1.63×10-8(BV)2.5]]>(對于P型MOS)

其中，L_D是漂移區長度，N_D為漂移區濃度，μ_n和μ_p分別為電子和空穴的遷移率，q為電子電量。由此可見，MOS器件的導通電阻與漂移區長度成正比，與其濃度成反比。長度越短，濃度越高，則導通電阻越小，由于LDMOS器件是MOS器件中的一種，因此LDMOS器件具有MOS器件的通用特性。因此為了保證一定的耐壓，LDMOS器件的漂移區3的長度不能做得太短；其濃度也不能做得太高，否則會在柵極9下阱區5的PN結附近發生擊穿，使LDMOS器件的反向耐壓降低。

發明內容