[發明專利]一種通過單個總線接口傳輸多路數據流的電路系統有效
| 申請號: | 201010515920.9 | 申請日: | 2010-10-22 |
| 公開(公告)號: | CN101982817A | 公開(公告)日: | 2011-03-02 |
| 發明(設計)人: | 王振國 | 申請(專利權)人: | 王振國 |
| 主分類號: | G06F13/42 | 分類號: | G06F13/42 |
| 代理公司: | 北京市盛峰律師事務所 11337 | 代理人: | 李賀香 |
| 地址: | 100012 北京市朝陽*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 通過 單個 總線接口 傳輸 路數 電路 系統 | ||
技術領域
本發明涉及電子電路技術領域,特別涉及一種通過單個總線接口傳輸多路數據流的電路系統。
背景技術
隨著計算機技術的迅速發展,通過計算機輔助電路分析與設計已廣泛應用到電子線路設計的各個領域中,例如:電路圖生成、邏輯模擬、電路分析、優化設計、最壞情況分析、印刷板設計等。目前,對復雜電路的分析和設計,尤其是大規模和超大規模集成電路的分析與設計,幾乎都要依靠計算機技術。
在實際應用中,首先將待分析電路和計算機通過USB或PCI等接口硬件的接口連接,然后在計算機上運行相應接口硬件的硬件驅動程序,此后就可以通過計算機上安裝的各種程序(如:電路仿真軟件等)對待分析電路進行狀態分析。
但是,在實現本發明的過程中,發明人發現現有技術中至少存在以下缺點:
計算機與待分析電路通過接口硬件進行信息交互時,由于只存在一個數據傳輸通道,因此,兩者進行信息交互的效率低,從而限制了通過計算機對電路進行分析的效率。
發明內容
針對以上缺陷,本發明的目的為提供一種在單個總線接口和待分析電路之間具有多個數據傳輸通道,從而可以傳輸多路數據流的電路系統。
本發明提供的通過單個總線接口傳輸多路數據流的電路系統,包括:在接口硬件和待分析電路之間依次連接有數據協議轉換模塊、數據類別識別模塊和至少兩個先進先出緩沖器FIFO;
所述數據協議轉換模塊用于將來自所述接口硬件的數據轉換為適合所述FIFO傳輸協議的數據,和用于將來自所述FIFO的數據轉換為適合所述接口硬件傳輸協議的數據;
所述數據類別識別模塊用于接收來自所述數據協議轉換模塊的數據,并識別所述數據的類別,根據所述數據的類別確定所述數據需要發送到的目標FIFO,并將所述數據發送給所述目標FIFO;和用于接收來自所述FIFO的數據,識別所述數據的類別,并將攜帶有數據類別信息的數據發送給所述接口硬件;
所述FIFO包括:第一類FIFO和第二類FIFO;所述第一類FIFO用于接收并存儲來自所述數據類別識別模塊的數據,并將該數據發送給所述待分析電路;所述第二類FIFO用于接收并存儲來自所述待分析電路的數據,并將該數據發送給所述數據類別識別模塊;
所述FIFO還連接有信息收集裝置,用于收集表示所述FIFO自身存儲比例的狀態標志,并將所述狀態標志發送給判決器;
所述判決器根據所述狀態標志控制所述待分析電路的開關狀態以及調度所述FIFO使用所述接口硬件的順序。
優選的,所述第一類FIFO包括:FIFO1和FIFO4;所述第二類FIFO包括FIFO2,FIFO3和FIFO5;
所述FIFO1用于接收并存儲來自所述數據類別識別模塊的所述待分析電路的輸入信號,并將該輸入信號發送給所述待分析電路;
所述FIFO2用于接收并存儲對所述待分析電路的輸入信號進行采樣得到的采樣信號,并將該采樣信號發送給所述數據類別識別模塊;
在所述待分析電路對所述輸入信號進行處理后得到實際響應信號,并將該實際響應信號分別發送給FIFO3和所述待分析電路配置的比較與檢查模塊;
所述FIFO3用于接收并存儲所述實際響應信號,并將該實際響應信號發送給所述數據類別識別模塊;
所述FIFO4用于接收并存儲與所述待分析電路的輸入信號對應的期望響應信號,并將該期望響應信號發送給所述比較與檢查模塊;
在所述比較與檢查模塊將所述實際響應信號和所述期望響應信號進行比較后,將比較結果發送給所述FIFO5;
所述FIFO5用于接收并存儲所述比較與檢查模塊發送的所述比較結果,并將該比較結果發送給所述數據類別識別模塊。
優選的,表示所述FIFO自身存儲比例的狀態標志包括:空標志、滿標志;
所述判決器根據所述狀態標志控制所述待分析電路的開關狀態具體為:
當所述第一類FIFO中存在具有空標志的FIFO并且數據并未傳輸完時,關掉所述待分析電路的時鐘,直到該具有空標志的FIFO重新獲得數據,并且所述第一類FIFO中不存在具有空標志的FIFO時,則打開所述待分析電路的時鐘;
當所述第二類FIFO中存在具有滿標志的FIFO時,關掉所述待分析電路的時鐘,直到該具有滿標志的FIFO不再為滿,并且所述第二類FIFO中不存在具有滿標志的FIFO時,則打開所述待分析電路的時鐘。
優選的,表示所述FIFO自身存儲比例的狀態標志包括:空標志、滿標志、即將空標志和即將滿標志;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于王振國,未經王振國許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010515920.9/2.html,轉載請聲明來源鉆瓜專利網。





