[發(fā)明專(zhuān)利]MIM電容結(jié)構(gòu)及其制作方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010512980.5
• 申請(qǐng)日: 2010-10-20
• 公開(kāi)（公告）號(hào): CN102456749A
• 公開(kāi)（公告）日: 2012-05-16
• 發(fā)明（設(shè)計(jì)）人: 孫武;張海洋
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類(lèi)號(hào): H01L29/92
• 分類(lèi)號(hào): H01L29/92;H01L21/02
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;顧珊

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，且具體而言，涉及金屬-絕緣體-金屬（MIM）電容器及其制作方法。

背景技術(shù)

目前，半導(dǎo)體器件中的電容器按照結(jié)構(gòu)大致可以分為多晶硅-絕緣體-多晶硅（PIP）電容器和金屬-絕緣體-金屬（MIM）電容器。在實(shí)際應(yīng)用中，可以根據(jù)半導(dǎo)體器件的特性有選擇地使用這些電容器。例如，在高頻半導(dǎo)體器件中，可以選用MIM電容器。

隨著半導(dǎo)體器件集成度的提高，要求電容器具有更大的電容值，以確保電容器能夠正常工作。然而，PIP電容器由于在作為上/下電極板的多晶硅與作為電容介電層的絕緣層之間的界面處容易發(fā)生氧化，而會(huì)使電容值減小。此外，MIM電容器可以具有最小的電阻率，并且由于內(nèi)部耗盡以及相對(duì)較大的電容而基本上不會(huì)存在寄生電容。因此，在半導(dǎo)體器件中，尤其是在高頻器件中，通常會(huì)選用MIM電容器。

現(xiàn)有技術(shù)中，MIM電容器通常在后段工藝（BEOL）形成銅互連結(jié)構(gòu)時(shí)形成。銅互連結(jié)構(gòu)可以形成在MIM電容器周?chē)渲猩蠈鱼~互連層和下層銅互連層可以經(jīng)由導(dǎo)電插塞（plug）（例如，鎢塞）彼此相連，并且MIM電容器也可以經(jīng)由導(dǎo)電插塞與這些金屬互連層或晶體管的漏區(qū)相連。此外，由于銅較難蝕刻，因而一般采用大馬士革工藝來(lái)形成銅互連結(jié)構(gòu)。

參照?qǐng)D1，其中，示出了根據(jù)現(xiàn)有技術(shù)制作的包括MIM電容結(jié)構(gòu)和銅互連結(jié)構(gòu)的半導(dǎo)體器件結(jié)構(gòu)100的示意性剖面圖。

如圖1中所示，半導(dǎo)體器件結(jié)構(gòu)100包括MIM電容結(jié)構(gòu)120和銅互連結(jié)構(gòu)141~143。其中，MIM電容結(jié)構(gòu)120被形成在層間介電層（ILD）130中，并且包括下電極板121、上電極板123、以及位于上電極板123和下電極板121之間的電容介電層122。銅互連結(jié)構(gòu)141~143形成在層間介電層130的位于MIM電容結(jié)構(gòu)120周?chē)牟糠种小Ｔ阢~互連結(jié)構(gòu)141~143之中，銅互連結(jié)構(gòu)141用于連接位于層間介電層110中的下層銅布線111，銅互連結(jié)構(gòu)142用于連接MIM電容結(jié)構(gòu)120的上電極板123，并且銅互連結(jié)構(gòu)143用于連接MIM電容結(jié)構(gòu)120的下電極板121。

從圖1中可以看出，在采用雙大馬士革工藝形成銅互連結(jié)構(gòu)141~143和MIM電容結(jié)構(gòu)120時(shí)，銅互連結(jié)構(gòu)141~143中的通孔（via）141a~143a分別形成在三個(gè)不同深度處，并且通孔142a與143a的深度差較大，在傳統(tǒng)CMOS工藝中，這個(gè)深度差大約為1000埃，而通孔142a與通孔141a的深度差則更大，在傳統(tǒng)CMOS工藝中，大約為3000埃。因而，需要具有極高蝕刻選擇比的通孔蝕刻工藝，否則容易致使通孔142a穿通上電極板而與電容介電層122相連，從而使MIM電容結(jié)構(gòu)失效。此外，由于銅互連結(jié)構(gòu)141~143中的溝槽（trench）141b~143b的深度僅由主蝕刻（ME）控制，而主蝕刻又不能同時(shí)兼顧對(duì)蝕刻深度的控制以及對(duì)蝕刻均勻性的控制，因而容易導(dǎo)致薄層電阻（square?resistance）的均勻性不佳。

鑒于上述原因，迫切需要一種MIM電容結(jié)構(gòu)及其制作方法，期望該結(jié)構(gòu)及其制作方法能夠克服傳統(tǒng)工藝的上述缺陷，并且能夠與傳統(tǒng)CMOS工藝相兼容。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

根據(jù)本發(fā)明的第一個(gè)方面，提供一種用于制作金屬-絕緣體-金屬電容結(jié)構(gòu)的方法，包括：提供前端器件結(jié)構(gòu)，在所述前端器件結(jié)構(gòu)上形成有第一層間介電層；蝕刻所述第一層間介電層，直至露出所述前端器件結(jié)構(gòu)的表面，以在所述第一層間介電層中形成凹槽；在所述第一層間介電層上以及在所述凹槽中，依次形成下層金屬阻擋層、電容介電層和上層金屬阻擋層；以及平坦化所述上層金屬阻擋層，以使所述上層金屬阻擋層的表面與所述第一層間介電層的表面齊平。

優(yōu)選地，所述依次形成下層金屬阻擋層、電容介電層和上層金屬阻擋層包括：在所述第一層間介電層的表面上以及在所述凹槽中，依次形成所述下層金屬阻擋層和所述電容介電層，所述下層金屬阻擋層和所述電容介電層的位于所述凹槽中的部分的總厚度小于所述凹槽的深度；以及在所述電容介電層上形成所述上層金屬阻擋層，以填充所述凹槽。