[發明專利]雙重圖形化方法有效
| 申請號: | 201010509399.8 | 申請日: | 2010-10-14 |
| 公開(公告)號: | CN102446704A | 公開(公告)日: | 2012-05-09 |
| 發明(設計)人: | 洪中山 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/02 | 分類號: | H01L21/02;H01L21/308;H01L21/311 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 雙重 圖形 方法 | ||
1.一種雙重圖形化方法,其特征在于,包括:
提供襯底,所述襯底上依次形成有第一掩膜層與第二掩膜層;
各向異性刻蝕所述第一掩膜層與第二掩膜層,在所述第一掩膜層與第二掩膜層中形成第一開口,所述第一開口露出襯底表面;
側向部分刻蝕所述第二掩膜層,形成第二掩膜圖案,且所述第二掩膜圖案暴露出位于第二掩膜圖案兩側的第一掩膜層;
以第二掩膜圖案為掩膜,刻蝕部分第一掩膜層厚度直至保留第一厚度的第一掩膜層;
去除第二掩膜圖案;
在襯底表面形成第三掩膜層,所述第三掩膜層部分填充開口,且第一厚度<所述第三掩膜層厚度≤第一掩膜層厚度;
以所述第三掩膜層為掩膜,刻蝕第一掩膜層直至暴露出襯底;
移除所述第三掩膜層。
2.如權利要求1所述的雙重圖形化方法,其特征在于,所述在襯底表面形成第三掩膜層,所述第三掩膜層部分填充開口,且第一厚度<所述第三掩膜層厚度≤第一掩膜層厚度的工藝步驟包括:在襯底表面形成第三掩膜薄膜,且所述第三掩膜薄膜覆蓋所述第一掩膜層;減薄所述第三掩膜薄膜形成第三掩膜層,且第一厚度<所述第三掩膜層厚度≤第一掩膜層厚度。
3.如權利要求2所述的雙重圖形化方法,其特征在于,所述減薄工藝為等離子體刻蝕或者化學機械拋光。
4.如權利要求1所述的雙重圖形化方法,其特征在于,采用化學氣相淀積或物理氣相淀積在所述襯底上依次形成第一掩膜層與第二掩膜層。
5.如權利要求1所述的雙重圖形化方法,其特征在于,所述第一掩膜層材料為多晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、金屬、金屬氧化物、金屬氮化物或非晶碳。
6.如權利要求1所述的雙重圖形化方法,其特征在于,所述第二掩膜層材料為多晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、金屬、金屬氧化物、金屬氮化物或非晶碳。
7.如權利要求1所述的雙重圖形化方法,其特征在于,所述側向部分刻蝕所述第二掩膜層的深度為10納米至50納米。
8.如權利要求1所述的雙重圖形化方法,其特征在于,所述側向部分刻蝕所述第二掩膜層包括:采用各向同性干法刻蝕工藝或濕法刻蝕工藝部分刻蝕所述第二掩膜層。
9.如權利要求1所述的雙重圖形化方法,其特征在于,所述第三掩膜層材料為多晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、金屬、金屬氧化物、金屬氮化物或非晶碳。
10.如權利要求1所述的雙重圖形化方法,其特征在于,所述第三掩膜層的厚度為20納米至300納米。
11.如權利要求1所述的雙重圖形化方法,其特征在于,所述第二掩膜層側向部分刻蝕后的寬度與第一開口的寬度相同。
12.如權利要求1所述的雙重圖形化方法,其特征在于,所述第一掩膜層采用氧化硅,所述第二掩膜層采用氮化硅,所述第三掩膜層采用非晶碳。
13.如權利要求1所述的雙重圖形化方法,其特征在于,所述第一掩膜層采用氮化硅,所述第二掩膜層采用多晶硅,所述第三掩膜層采用非晶碳。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010509399.8/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:NMOS晶體管的制造方法
- 下一篇:紅外雙束定距離的感應器及其感應方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





