[發明專利]多核處理器的數據管理方法及裝置有效
| 申請號: | 201010508870.1 | 申請日: | 2010-10-12 |
| 公開(公告)號: | CN102446159A | 公開(公告)日: | 2012-05-09 |
| 發明(設計)人: | 李宏亮;鄭方;謝向輝;郝子宇;胡蘇太;唐勇 | 申請(專利權)人: | 無錫江南計算技術研究所 |
| 主分類號: | G06F15/167 | 分類號: | G06F15/167;G06F12/02 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 214083 江蘇*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 多核 處理器 數據管理 方法 裝置 | ||
技術領域
本發明涉及處理器領域,特別涉及一種多核處理器的數據管理方法及裝置。
背景技術
隨著信息技術的發展,對計算機處理器的處理運算能力的需求越來越高,傳統的單核處理器已經無法滿足需要,因此多核處理器(multi-core?processor)和眾核處理器(many-core?processor)逐漸得到了廣泛應用。多核處理器是指在一個處理器中集成兩個或兩個以上的處理器內核,通過在各個內核之間劃分任務,實現了多個處理器內核的并行運行,從而提高了整個處理器的運算處理能力。
多核處理器可以分為同構多核處理器(homogeneous?multi-core?processors)和異構多核處理器(heterogeneous?multi-core?processors),其中,同構多核處理器中包含多個結構相同的處理器核心,而異構多核處理器中包含多個結構不同的處理器核心。在異構多核處理器中,由于不同的處理器核心的結構和/或指令集存在差異,使得能夠對處理進程進行分工,將不同的任務分配至不同的處理器核心上執行,提高執行效率。
申請號為200810039567.4的中國專利申請中公開了一種基于可配置處理器及指令集擴展的異構多核處理器,圖1示出了該異構多核處理器的結構示意圖,包括:片上總線100、全能核/基本核101、第一擴展核102、第二擴展核103、仲裁器104和共享內存105,其中,全能核/基本核101中基本核和全能核是互斥的,在一個異構系統中僅能存在一個基本核或一個全能核,所述基本核包括基本指令集,用于執行操作系統和應用程序中沒有進行過指令擴展優化的部分,并負責核間通信的控制;所述全能核包括所有指令集;所述第一擴展核102和第二擴展核103包括基本指令集,另外包括擴展指令集,用于執行應用程序中進行了指令擴展優化的部分,也可以執行程序中未進行指令擴展優化的部分,每一個擴展核只包含一種擴展指令集。上述異構多核處理器中的各處理器核心都通過片上總線100連接,片上總線100通過一個仲裁器104連接到共享內存105上,所述片上總線100用于處理器核心間的通信,所述仲裁器104用于控制各存儲器核對共享內存105的訪問。上述異構多核處理器包括多個不同的擴展核構成異構,分別包括不同的擴展指令,根據應用程序的特點,將程序中的不同部分分配到相應的擴展核上,提高了執行效率。但是,該技術方案中的每個擴展核對所述內存105的讀寫過程是相互獨立的,若在一運算處理過程中,多個擴展核都需要頻繁的對所述內存105進行讀寫,則所述片上總線100會產生大量的總線沖突,使得數據的讀寫效率較低。
發明內容
本發明的目的是提供一種多核處理器的數據管理方法及裝置,提高數據的讀寫效率。
為解決上述問題,本發明提供了一種多核處理器的數據管理方法,所述多核處理器包括處理器核心陣列和處理器核心互連結構,所述處理器核心陣列包括多個處理器核心,所述處理器核心包括具有多個存儲單元的核內存儲器,所述處理器核心互連結構用于所述處理器核心陣列中任意兩處理器核心間的通信,所述多核處理器的數據管理方法包括:
對所述處理器核心的核內存儲器的存儲單元分配存儲地址;
根據所述存儲單元的存儲地址在至少一個處理器核心的核內存儲器和主存之間進行數據傳輸。
可選的,還包括:根據所述存儲單元的存儲地址在多個處理器核心的核內存儲器之間進行數據傳輸。
可選的,所述對所述處理器核心的核內存儲器的存儲單元分配存儲地址包括:將所述多個處理器核心排序,對所述排序的處理器核心的核內存儲器的存儲單元進行連續編址,其中,同一處理器核心的核內存儲器中存儲單元的存儲地址相連續,后一處理器核心的核內存儲器中第一個存儲單元的存儲地址與前一處理器核心的核內存儲器中最后一個存儲單元的存儲地址相連續。
可選的,所述根據所述存儲單元的存儲地址在至少一個處理器核心的核內存儲器和主存之間進行數據傳輸包括:從所述主存的多個主存單元中獲取多個數據單元,將所述多個數據單元存儲于預定處理器核心的核內存儲器的連續多個存儲單元中。
可選的,所述根據所述存儲單元的存儲地址在至少一個處理器核心的核內存儲器和主存之間進行數據傳輸包括:從預定處理器核心的核內存儲器的連續多個存儲單元中獲取多個數據單元,將所述多個數據單元存儲于所述主存的多個主存單元中。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于無錫江南計算技術研究所,未經無錫江南計算技術研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010508870.1/2.html,轉載請聲明來源鉆瓜專利網。





