[發(fā)明專利]多核處理器及多核處理器組

有效

• 申請?zhí)枺?/td>: 201010508842.X
• 申請日: 2010-10-12
• 公開（公告）號: CN102446158A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設(shè)計）人: 謝向輝;李宏亮;鄭方;過鋒;呂暉;胡蘇太
• 申請（專利權(quán)）人: 無錫江南計算技術(shù)研究所
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F9/50
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及處理器領(lǐng)域，特別涉及一種多核處理器及多核處理器組。

背景技術(shù)

隨著信息技術(shù)的發(fā)展，對計算機(jī)處理器的處理運算能力的需求越來越高，傳統(tǒng)的單核處理器已經(jīng)無法滿足需要，因此多核處理器(multi-core?processor)和眾核處理器(many-core?processor)逐漸得到了廣泛應(yīng)用。多核處理器是指在一個處理器中集成兩個或兩個以上的處理器內(nèi)核，通過在各個內(nèi)核之間劃分任務(wù)，實現(xiàn)了多個處理器內(nèi)核的并行運行，從而提高了整個處理器的運算處理能力。

多核處理器可以分為同構(gòu)多核處理器(homogeneous?multi-coreprocessors)和異構(gòu)多核處理器(heterogeneous?multi-core?processors)，其中，同構(gòu)多核處理器中包含多個結(jié)構(gòu)相同的處理器核，而異構(gòu)多核處理器中包含多個結(jié)構(gòu)不同的處理器核。在異構(gòu)多核處理器中，由于不同的處理器核的結(jié)構(gòu)和/或指令集存在差異，使得能夠?qū)μ幚磉M(jìn)程進(jìn)行分工，將不同的任務(wù)分配至不同的處理器核上執(zhí)行，提高執(zhí)行效率。

申請?zhí)枮?00810039567.4的中國專利申請中公開了一種基于可配置處理器及指令集擴(kuò)展的異構(gòu)多核處理器，圖1示出了該異構(gòu)多核處理器的結(jié)構(gòu)示意圖，包括：片上總線100、全能核/基本核101、第一擴(kuò)展核102、第二擴(kuò)展核103、仲裁器104和共享內(nèi)存105，其中，全能核/基本核101中基本核和全能核是互斥的，在一個異構(gòu)系統(tǒng)中僅能存在一個基本核或一個全能核，所述基本核包括基本指令集，用于執(zhí)行操作系統(tǒng)和應(yīng)用程序中沒有進(jìn)行過指令擴(kuò)展優(yōu)化的部分，并負(fù)責(zé)核間通信的控制；所述全能核包括所有指令集；所述第一擴(kuò)展核102和第二擴(kuò)展核103包括基本指令集，另外包括擴(kuò)展指令集，用于執(zhí)行應(yīng)用程序中進(jìn)行了指令擴(kuò)展優(yōu)化的部分，也可以執(zhí)行程序中未進(jìn)行指令擴(kuò)展優(yōu)化的部分，每一個擴(kuò)展核只包含一種擴(kuò)展指令集。上述異構(gòu)多核處理器中的各處理器核都通過片上總線100連接，片上總線100通過一個仲裁器104連接到共享內(nèi)存105上，所述片上總線100用于處理器核間的通信，所述仲裁器104用于控制各存儲器核對共享內(nèi)存105的訪問。上述異構(gòu)多核處理器包括多個不同的擴(kuò)展核構(gòu)成異構(gòu)，分別包括不同的擴(kuò)展指令，根據(jù)應(yīng)用程序的特點，將程序中的不同部分分配到相應(yīng)的擴(kuò)展核上，提高了執(zhí)行效率。

但是，上述方法中的不同擴(kuò)展核包括不同的擴(kuò)展指令集，使得整體結(jié)構(gòu)較為復(fù)雜，而且其全能核/基本核與全部的擴(kuò)展核都掛接在同一片上總線進(jìn)行通信，擴(kuò)展核的數(shù)量不能太多，否則會造成片上總線在通信過程中的沖突增多，因此該結(jié)構(gòu)的多核處理器的計算密度較低。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種多核處理器及多核處理器組，提高計算密度，改善處理器核間的通信效率。

為解決上述問題，本發(fā)明提供了一種多核處理器，包括至少一個主核、至少一個從核陣列、第一互連結(jié)構(gòu)和從核互連結(jié)構(gòu)，所述從核陣列包括多個從核，所述從核與主核異構(gòu)，其中，

所述第一互連結(jié)構(gòu)和從核互連結(jié)構(gòu)用于所述主核與所述從核陣列間的通信，所述從核互連結(jié)構(gòu)還用于所述從核陣列中任意兩從核間的通信。

可選的，所述主核與所述從核陣列間的通信包括：所述主核用于將計算任務(wù)分配給所述從核陣列中的至少一個從核；所述從核用于在完成所述計算任務(wù)后，向所述主核發(fā)送主從通信信號，并將所述計算任務(wù)的運算結(jié)果保存在所述主核與從核共享的存儲空間中。

可選的，所述主核與所述從核陣列間的通信包括：所述從核用于向所述主核發(fā)送主從通信信號，請求所述主核進(jìn)行代理服務(wù)；所述主核用于在處理完所述代理服務(wù)后，將所述代理服務(wù)的完成標(biāo)志和結(jié)果保存在所述主核與從核共享的存儲空間中。

可選的，所述從核向所述主核發(fā)送的主從通信信號為中斷信號。

可選的，所述從核向所述主核發(fā)送的主從通信信號為所述從核向所述主核與從核共享的存儲空間寫入標(biāo)志信號。

可選的，所述從核包括核內(nèi)存儲器，所述主核與從核共享的存儲空間包括主存和/或從核的核內(nèi)存儲器。

可選的，所述第一互連結(jié)構(gòu)還用于所述主核對主存的數(shù)據(jù)訪問。

可選的，所述第一互連結(jié)構(gòu)和從核互連結(jié)構(gòu)還用于所述從核陣列對主存的數(shù)據(jù)訪問。

可選的，所述從核包括核內(nèi)存儲器，所述核內(nèi)存儲器用于存儲指令和/或數(shù)據(jù)。

可選的，所述從核互連結(jié)構(gòu)還用于所述從核陣列中多個從核的核內(nèi)存儲器間的數(shù)據(jù)訪問。

可選的，所述從核具有精簡結(jié)構(gòu)和優(yōu)化指令集。