[發明專利]多核處理器及多核處理器組

有效

• 申請號: 201010508842.X
• 申請日: 2010-10-12
• 公開（公告）號: CN102446158A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 謝向輝;李宏亮;鄭方;過鋒;呂暉;胡蘇太
• 申請（專利權）人: 無錫江南計算技術研究所
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F9/50
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種多核處理器，其特征在于，包括至少一個主核、至少一個從核陣列、第一互連結構和從核互連結構，所述從核陣列包括多個從核，所述從核與主核異構，其中，

所述第一互連結構和從核互連結構用于所述主核與所述從核陣列間的通信，所述從核互連結構還用于所述從核陣列中任意兩從核間的通信。

2.如權利要求1所述的多核處理器，其特征在于，所述主核與所述從核陣列間的通信包括：所述主核用于將計算任務分配給所述從核陣列中的至少一個從核；所述從核用于在完成所述計算任務后，向所述主核發送主從通信信號，并將所述計算任務的運算結果保存在所述主核與從核共享的存儲空間中。

3.如權利要求1所述的多核處理器，其特征在于，所述主核與所述從核陣列間的通信包括：所述從核用于向所述主核發送主從通信信號，請求所述主核進行代理服務；所述主核用于在處理完所述代理服務后，將所述代理服務的完成標志和結果保存在所述主核與從核共享的存儲空間中。

4.如權利要求2或3所述的多核處理器，其特征在于，所述從核向所述主核發送的主從通信信號為中斷信號。

5.如權利要求2或3所述的多核處理器，其特征在于，所述從核向所述主核發送的主從通信信號為所述從核向所述主核與從核共享的存儲空間寫入標志信號。

6.如權利要求2或3所述的多核處理器，其特征在于，所述從核包括核內存儲器，所述主核與從核共享的存儲空間包括主存和/或從核的核內存儲器。

7.如權利要求1所述的多核處理器，其特征在于，所述第一互連結構還用于所述主核對主存的數據訪問。

8.如權利要求1所述的多核處理器，其特征在于，所述第一互連結構和從核互連結構還用于所述從核陣列對主存的數據訪問。

9.如權利要求1所述的多核處理器，其特征在于，所述從核包括核內存儲器，所述核內存儲器用于存儲指令和/或數據。

10.如權利要求9所述的多核處理器，其特征在于，所述從核互連結構還用于所述從核陣列中多個從核的核內存儲器間的數據訪問。

11.如權利要求1所述的多核處理器，其特征在于，所述從核具有精簡結構和優化指令集。

12.如權利要求1所述的多核處理器，其特征在于，所述從核互連結構為總線結構、格柵網絡或交叉開關。

13.如權利要求1所述的多核處理器，其特征在于，所述從核還包括通信發送單元和通信接收緩沖單元，所述通信發送單元用于將發送數據傳輸至所述從核互連結構，所述通信接收緩沖單元用于經由所述從核互連結構獲取接收數據并進行緩存。

14.如權利要求1所述的多核處理器，其特征在于，還包括同步單元，用于接收所述從核產生的同步請求信號，所述同步請求信號包括需參與同步的從核信息，所述同步單元在接收到全部需參與同步的從核發出的同步請求信號后產生同步完成信號，并發送至所述需參與同步的從核。

15.如權利要求1所述的多核處理器，其特征在于，所述從核包括核內存儲器，所述多核處理器還包括數據流引擎，所述數據流引擎由所述主核或從核觸發，控制至少一個從核與主存之間進行批量數據傳輸。

16.如權利要求1所述的多核處理器，其特征在于，還包括指令預取單元，用于接收所述從核的預取請求并進行合并，獲取與所述合并后的預取請求對應的指令并根據所述預取請求提供給各從核。

17.如權利要求16所述的多核處理器，其特征在于，所述指令預取單元包括取指控制單元和指令緩存，所述取指控制單元用于接收所述從核的預取請求并進行合并，在所述指令緩存中搜索與所述合并后的預取請求對應的指令或控制所述指令緩存從主存中獲取與所述合并后的預取請求對應的指令，所述指令緩存用于存儲指令并向所述從核提供與其發出的預取請求對應的指令。

18.如權利要求1所述的多核處理器，其特征在于，所述主核為通用處理器核。

19.如權利要求1所述的多核處理器，其特征在于，所述第一互連結構為總線結構。