[發明專利]無載具的半導體封裝件及其制造方法

有效

• 申請號: 201010508674.4
• 申請日: 2010-10-13
• 公開（公告）號: CN102446775A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 蔡岳穎;湯富地;黃建屏;柯俊吉
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L23/31;H01L23/495
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;張碩

技術領域

本發明涉及一種半導體封裝件及其制造方法，特別是涉及一無載具的半導體封裝件以及制造該半導體封裝件的方法。

背景技術

傳統以導線架作為芯片承載件的半導體封件的型態及種類繁多，就四邊扁平無導腳(Quad?Flat?Non-leaded，QFN)半導體封裝件而言，其特征在于未設置有外導腳，即未形成有如現有四邊形平面(Quad?Flat?package，QFP)半導體封裝件中用以與外界電性連接的外導腳，如此，將得以縮小半導體封裝件的尺寸。然而伴隨半導體產品輕薄短小的發展趨勢，傳統導線架的QFN封裝件往往因其封裝膠體厚度的限制，而無法進一步縮小封裝件的整體高度，因此，業界便發展出一種無承載件(carrier)的半導體封裝件，通過減低公知的導線架厚度，以令其整體厚度得以較傳統導線架式封裝件更為輕薄。

請參閱圖1，為美國專利第5,830,800號所公開的無承載件的半導體封裝件，該半導體封裝件主要先在一銅板(未圖示)上形成多個電鍍焊墊(Pad)12，接著，再在該銅板上設置芯片13并通過焊線14電性連接芯片13及電鍍焊墊12，再進行封裝模壓工藝以形成封裝膠體15，然后再蝕刻移除該銅板以使電鍍焊墊12顯露于外界，接著以拒焊層11定義出該電鍍焊墊12位置，以供植設焊球16在該電鍍焊墊12上，藉以完成一無需芯片承載件的封裝件。相關的技術內容也可參閱美國專利第6,770,959、6,989,294、6,933,594及6,872,661等。

然而，該電鍍焊墊12厚度僅約1至5μm薄，且與封裝膠體15的附著力差，所以很容易發生脫層問題，甚或導致焊線14的斷裂；再者，形成電鍍焊墊12需要使用昂貴的金(Au)、鈀(Pd)等貴重金屬作為移除銅板的蝕刻阻層，增加制造成本。

為改善前述問題，美國專利第6,498,099號提出一種制造方式，主要是如圖2A至圖2F所示，先提供一銅板20，并在銅板20上表面進行半蝕刻，以在上表面形成焊墊22及芯片墊21；在該銅板20上表面全面鍍上鎳(Ni)或銀(Ag)等鍍層203，以供芯片23接置于該芯片墊21上，并通過焊線24連接該芯片23與焊墊22，再形成覆蓋該芯片23、焊墊22及銅板20上表面的封裝膠體25；接著在銅板20下表面蝕刻移除部分銅板以外露出封裝膠體25，之后在焊墊22下方形成焊球26，以形成無載具的半導體封裝件。

該制造方法通過全面鍍覆鎳或銀的鍍層，而不必如美國專利第5,830,800號使用金/鈀作為蝕刻阻層，從而降低成本，但因該鎳或銀等鍍層與封裝膠體的結合性不佳，容易因熱應力而導致脫層(delamination)而造成水氣滲入。再者，當該封裝件焊接于電路板27后，在需重工(rework)該封裝件時，亦因封裝膠體25與銀層的附著力不佳，而發生如圖2F所示的焊墊22脫落的問題，從而造成該封裝件的報廢。且在制造工藝中，需要在已經半蝕刻的銅板上進行置晶、打線及封裝模壓工藝，因該銅板已減少一半厚度而過軟，不利于工藝過程中運送，且易受熱影響造成銅板彎曲。更甚者，當電性終端的輸入/輸出端增加時，此種成陣列排列的焊墊22設計，更容易發生焊線重疊(wire?cross)導致短路(wire?short)問題。

因此，如何解決上述問題而能提供一種可降低制造成本、避免發生脫層與焊線短路問題及易于生產運送的半導體封裝件，實在是刻不容緩。

發明內容

本發明的一目的在于提供一種無載具的半導體封裝件及其制造方法，其不需使用昂貴的金、鈀作為蝕刻阻層，以降低制造成本。

本發明的又一目的在于提供一種無載具的半導體封裝件及其制造方法，其避免鍍層與封裝膠體脫層問題。

本發明的又一目的在于提供一種無載具的半導體封裝件及其制造方法，其在重工時不會發生焊墊脫落。

本發明的再一目的在于提供一種無載具的半導體封裝件及其制造方法，其避免銅板結構彎曲問題，而易于生產運送。

本發明的另一目的在于提供一種無載具的半導體封裝件及其制造方法，其可彈性地布設導電跡線(Conductive?Trace)，而能有效縮短用以電性連接芯片至該導電跡線的焊線弧長，從而改善半導體封裝件的電路布局性(Routability)及電性連接品質。